[VHDL编程] VerilogDHL_clock

说明：新来匝道穿上别人写的基于vhd的数字时钟很好大家看看啊，很规范的哦。-New ramp to wear someone else wrote vhd on the digital clock very well take a look at the ah, oh, very norms.
<olive> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] serial_multiplex

说明：绝对好东西，一个VHDL写的任意宽度通用串行乘法器，以最少的资源实现乘法器功能。-Definitely a good thing, a VHDL to write arbitrary width universal serial multiplier, the least amount of resources to achieve multiplier function.
<lin> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] diaziqin

说明：这是一个简单的VHDL电子琴程序，分为三个源代码，与其他的源代码不同的是，这个代码比较简单，适合于初学者。-This is a simple flower VHDL procedures, divided into three source code, source code with other difference is that this code is relatively simple, suitable for beginners.
<> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] shizhong

说明：这个VHDL与其他上传的代码不同，这个代码更适合于初学者。电子时钟已经在硬件上得到成功仿真。-From the VHDL code with other different, the code is more suitable for beginners. Electronic clock has been successful in the hardware simulation.
<> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] logicassign

说明：同一基类型的两分辨类型的赋值相容问题,各个源描述的编译顺序是:logic.vhd,assign.vhd-The same base type to distinguish the two types of assignment compatibility issues, the various sources described in the order of the compiler: logic.vhd, assign.vhd
<李扬> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] GCD

说明：最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd-The common denominator of the calculation, the various sources described in the order of the compiler: gcd.vhd, gcd_stim.vhd
<李扬> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] TLC

说明：交通灯控制器编码，源描述的编译顺序tlc.vhd，est_vector.vhd-Traffic lights controller code, the source described in order to compile tlc.vhd, est_vector.vhd
<李扬> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C_to_GPIO

说明：用I2C总线扩展IO口的verilogHDL程序-I2C bus with expansion IO port verilogHDL procedures
<秦建> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] usbin_v1.7

说明：用于cy7c68013与fpga的从FIFO通讯.版本1.7-For the CY7C68013 and FPGA communications from the FIFO. Version 1.7
<> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] dattransf

说明：基于VHDL的10位定点数转浮点数模块源代码，可综合-VHDL-based set of 10 points to float the source code modules can be integrated
<云> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] fifoi

说明：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控-Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable
<云> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] sram_controller

说明：国外网站上面找到的sram_controller，可借鉴性很强。可以扩展数据和地址宽度。-Foreign sites found above sram_controller, can draw on strong. Can extend the width of the data and address.
<张曦> 在 2025-06-15 上传 | 大小：2kb | 下载：0