资源列表
[VHDL编程] verilog_Manchester
说明:verilog—Manchester 极为简单的曼彻斯特编解码 verilog实现 分为编码和解码两个部分 通过自己测试 同步异步均正常收发-extremely simple verilog-Manchester Manchester codec verilog achieve synchronization through their own test is divided into two parts of the encoding and decoding Asynchronous w<摩托> 在 2025-06-04 上传 | 大小:1kb | 下载:1
[VHDL编程] lcd_init
说明:用Verilog HDL编写的LCD显示屏刷屏程序-LCD display refresh program written using Verilog HDL<fensezhufu> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] viterbi-deoder
说明:viterbi decoder with constraint length 7,4<arev> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] pnsequence.v
说明:pn sequence generator in verilog<pavanteja> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] frequency---base-on-verilog
说明:基于verilog的数字频率计设计(源码)-frequency design base on verilog<afei> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] U_XMIT
说明:8位并行转穿行发送程序,波特率可自行设置,经检验有实用效果-8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection<first blood> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] AD_R
说明:AD7685芯片采集程序,可以自行设置采样率,经检验可用。-The AD7685 chip collection procedures, available.<first blood> 在 2025-06-04 上传 | 大小:1kb | 下载:0