资源列表
[VHDL编程] sram_bridge
说明:多用户访问SRAM,使用开关切换,包括数据总线和控制信号,fpga总线桥-Multi-user access to SRAM, switching, and includes a data bus and control signal, FPGA bus bridge<王明新> 在 2025-06-02 上传 | 大小:1kb | 下载:0
[VHDL编程] m_4_generater
说明:m序列发生器,verilog hdl语言 ,4位-m-sequence generator, verilog hdl language 4<马俊汉> 在 2025-06-02 上传 | 大小:1kb | 下载:0
[VHDL编程] dianzizhong
说明:用VHDL语言编写的数字电子钟的代码,在quartus上运行即可-Digital clock using VHDL language code can be run on in the quartus<li peng> 在 2025-06-02 上传 | 大小:1kb | 下载:0