[VHDL编程] des3

说明：3des的Verilog代码（已编译，可直接使用）-3des Verilog code (compiled, and can be used directly)
<shilei> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic

说明：模拟交通灯变化过程控制的VHDL程序，用红黄绿LED灯表示交通灯，用数码管显示状态剩余时间-Control procedures and VHDL simulation traffic lights change process, with red, yellow, and green LED lights, traffic lights, with a digital display of the status of the rema
<sxb> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Waveform-generator

说明：波形发生器（含test beach）VHDL语言编写-Waveform generator (including test beach) VHDL language
<邹德超> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Stepper-motor-controller

说明：步进电机控制器 (VHDL语言编写)亲自尝试可运行-Stepper motor controller VHDL language
<邹德超> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] load--clr-register

说明：带load、clr等功能的寄存器 VHDL语言编写，亲自运行，成功-Register VHDL language, with features such as load, clr personally run
<邹德超> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] The-various-functions-of-the-counter

说明：各种功能的计数器VHDL语言编写，亲自运行，无错-The various functions of the counter VHDL language, personally run error-free
<邹德超> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Enumeration-type-state-machine

说明：使用列举类型的状态机VHDL语言编写，亲自运行，无错-Enumerated state machine VHDL language, personally run error-free
<邹德超> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_pwm_led

说明：基于fpga的pwm灰度控制led代码，简洁易懂-FPGA-based control led pwm gray code, simple and easy to understand
<李李> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] fp-exam

说明：FPGA基本实验，用verilog实现蜂鸣器的响灭控制，每隔一段时间蜂鸣器响-FPGA basic experimental verilog achieve buzzer rang off control, and from time to time buzzer
<zhangkaiwei> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：利用PCI9054桥芯片实现PCI与FPGA之间的连接，从而简化PCI总线控制，实现高速数据传输-To realize the connection between PCI and FPGA using the PCI9054 bridge chip, thus simplifying the PCI bus control, the realization of high speed data transmission
<liun> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] fdiv

说明：频率计的一个模块，即分频器模块，提供的标准信号是48MHz 输出四个信号1Hz，10Hz， 100Hz，1KHz -Frequency of a module that divider module provides the standard signal 48MHz to output four signal of 1Hz, 10Hz, 100Hz, 1KHz
<李雪> 在 2025-06-02 上传 | 大小：1kb | 下载：0

[VHDL编程] latch

说明：频率计设计的一个模块，即锁存器，实现了对六位计数结果和溢出信号over的锁存功能 -Frequency meter design a module latch, the six count results and overflow signal over the latch function
<李雪> 在 2025-06-02 上传 | 大小：1kb | 下载：0