[VHDL编程] MAXPPLUS-II

说明：这是一个有关使用MAX+PLUS II原理图输入设计方法进行FPGA设计的教程，便于快速入门。-This is about using the MAX+ PLUS II schematic design methodology for FPGA design tutorials, easy Quick Start.
<王红卫> 在 2025-06-20 上传 | 大小：781kb | 下载：0

[VHDL编程] MAXPLUS_Usage

说明：关于Altera公司MaxPlus II软件的使用方法的快速入门级教程，很适合于准备使用MaxPlus II进行FPGA设计的朋友。-The rapid entry-level tutorial on the use of Altera Corporation the MaxPlus II software, it is suitable for ready to use the MaxPlus II FPGA design friends.
<王红卫> 在 2025-06-20 上传 | 大小：1002kb | 下载：0

[VHDL编程] quartusHand2Hand

说明：使用Quartus进行Altera 公司的FPGA设计已经越来越流行，这个教程正是帮助需要的朋友迈入Quartus设计大门的钥匙。-FPGA design has become increasingly popular to use Quartus for Altera Corporation, this tutorial is to help a friend in need into the Quartus design door key.
<王红卫> 在 2025-06-20 上传 | 大小：1.78mb | 下载：0

[VHDL编程] VHDL_MII_MAC

说明：百兆以太网接口，verilog HDL,希望能对你有帮助。-verilog HDL， MII，ethernet，hope helpful to you。
<wh> 在 2025-06-20 上传 | 大小：124kb | 下载：0

[VHDL编程] account

说明：电话计费器程序，显示卡内余额， 显示本次通话的时长；余额过少时的告警信号。当告警时间过长时自动切断通话信号。-Telephone billing program, showing the balance of the card, the time of the call balance too came from the alarm signal. Automatically when the alarm time is too long to cut off the call signal.
<happy> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] traffic

说明：CLK： 为同步时钟； EN： 使能信号，为1的话，则控制器开始工作； LAMPA： 控制A方向四盏灯的亮灭；其中，LAMPA0~LAMPA3 ，分别控制A方向的-CLK: synchronized clock EN: Enable signal is 1, then the controller starts to work LAMPA: control the direction A four lamp light off which, LAMPA0, ~ LAMPA3
<happy> 在 2025-06-20 上传 | 大小：314kb | 下载：0

[VHDL编程] fir-filter

说明：11阶fir数字滤波器的verilog程序设计，线性相位，系数量化处理-11 order of fir digital filter verilog programming, linear phase, the coefficient quantization
<happy> 在 2025-06-20 上传 | 大小：58kb | 下载：0

[VHDL编程] clock

说明：clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号；为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连续快速加1，用于快速调时和定时； hour,min,se
<happy> 在 2025-06-20 上传 | 大小：480kb | 下载：0

[VHDL编程] serial

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步.-The fu
<happy> 在 2025-06-20 上传 | 大小：55kb | 下载：0

[VHDL编程] ledwater

说明：跑马灯实验：利用计数器轮流点亮LED灯，实现各种动态效果。-Marquee experiment: the use of the counter in turn lights up the LED lights, a variety of dynamic effects.
<happy> 在 2025-06-20 上传 | 大小：145kb | 下载：0

[VHDL编程] tcp_tiaoshi

说明：fpga_sopc_enc28j60_tcp_ip_测试，源码程序包，本人测试通过！-Fpga_sopc_enc28j60_tcp_ip_ test, the source code packets, I test through!
<bangmin hu> 在 2025-06-20 上传 | 大小：13.69mb | 下载：0

[VHDL编程] ov7670

说明：fpga_sopc_ov7670_驱动程序，含有硬件电路！-Fpga_sopc_ov7670_ driver, contain hardware circuit.
<bangmin hu> 在 2025-06-20 上传 | 大小：15.12mb | 下载：1