[VHDL编程] quartus-ii-9.0learn

说明：用于VHDL的学习，文章内容为PDF格式简单易懂，适用于初学者-Used for VHDL study, the article content to PDF format simple and understandable, it is suitable for beginners
<罗锦> 在 2025-06-18 上传 | 大小：9.3mb | 下载：0

[VHDL编程] I2C-Spec

说明：做asic编程时会用到的i2c资料，这个资料还挺全面的，中文。你会发现它很强大-i2c spec
<阳彭> 在 2025-06-18 上传 | 大小：299kb | 下载：0

[VHDL编程] EDA-vhdl

说明： EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。-EDA is an electronic design automation ( Electronic Design Automation ) abbreviation, in the nineteen sixties medium from computer
<王明> 在 2025-06-18 上传 | 大小：48kb | 下载：0

[VHDL编程] ADcollector

说明：AD电压采集是基本功，这个是C8051F410的电压采集模块，自已学习时开发的。-AD voltage acquisition is the basic skills, this is C8051F410 voltage acquisition module, from the development of learning.
<海浪> 在 2025-06-18 上传 | 大小：11kb | 下载：0

[VHDL编程] led_shift

说明：本程序代码实现了FPGA中的流水灯功能，可以控制向左还是向右循环点亮发光二极管。-The program code to achieve the water lights in the FPGA, you can control the left or right loop light emitting diode.
<王超> 在 2025-06-18 上传 | 大小：409kb | 下载：0

[VHDL编程] EDK

说明：主要介绍XILINX公司内部植入的软核Microblaze,通常的相关知识，以及相关的入门实验，对初学有很大的帮助-Introduces XILINX internal implant soft core of Microblaze, usually related to knowledge, and the associated entry experiment, a great help for beginners
<qianqingming> 在 2025-06-18 上传 | 大小：174kb | 下载：0

[VHDL编程] C8051F340

说明：基于led,lcd，显示的程序课题设计练习-led,lcd 显示的程序课题设计练习
<翼诚> 在 2025-06-18 上传 | 大小：12kb | 下载：0

[VHDL编程] Verilog-for-special-ciucuit-design-

说明：华为内部员工学习资料，对于想进华为的朋友会有很大帮助。-The internal staff s learning materials in huawei is more helpfull for someone who want to go to huawei.
<丁小娇> 在 2025-06-18 上传 | 大小：262kb | 下载：0

[VHDL编程] fifo

说明：一个同步FIFO，该FIFO深度为16，每个存储单元的宽度为8位，产生FIFO为空、满、半满、溢出标志。-A synchronous FIFO, the FIFO depth of 16, each storage unit width of 8, asked to produce the FIFO is empty, full, half full, the overflow flag.
<raul> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mux2-1

说明：2选1VHDL语言 ，为多路复用选择器 提供了 新的算法-choose one from two
<春霞 > 在 2025-06-18 上传 | 大小：100kb | 下载：0

[VHDL编程] adder

说明：设计一个16×16位的流水线乘法器。 乘法器部分采用16×16进位保留（Carry-save）阵列构成。 最后一行部分积产生单元要求采用超前进位构成。 -Design of a 16 x 16 pipelined multiplier. Multiplier by 16 x 16 carry save array ( Carry-save ). The last line of the partial product generation unit requires u
<raul> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] trans3-8

说明：3-8 译码器为常用的组合逻辑电路，其功能是对输入码（3位码）进行译码。-3-8 decoder for commonly used the assembly logic circuit, its function is to input code (three yards) decode.
<春霞 > 在 2025-06-18 上传 | 大小：137kb | 下载：0