资源列表
[VHDL编程] encoder_using_if.v
说明：this is a verilog code of encoder using if statement.<soumojit acharyya> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] pri_encoder_using_if.v
说明：this is a verilog source code for priority encoder using if statement.<soumojit acharyya> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] ram_sp_ar_sw.v
说明：this is a verilog source code for Single Port RAM Synchronous Read/Write.<soumojit acharyya> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] ram_sp_sr_sw.v
说明：this is a verilog source code for Single Port RAM Synchronous Read/Write.<soumojit acharyya> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] ram_dp_sr_sw.v
说明：this is a verilog source code for Dual Port RAM Synchronous Read/Write.<soumojit acharyya> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] VHDL-design-example
说明：用VHDL设计数字系统实例，VHDL写的一些实例，如波形发生器等-Using VHDL to design digital system examples, written in VHDL some examples, such as waveform generator<sunny> 在 2025-06-18 上传 | 大小：448kb | 下载：0
[VHDL编程] 8-Horner_s-Algorithm-
说明：horners algorithm method for to use in VLSI and matlab<Sabz> 在 2025-06-18 上传 | 大小：108kb | 下载：0
[VHDL编程] 03-Time-Division-Multiplexing
说明：use this for various time division multiplexing<Sabz> 在 2025-06-18 上传 | 大小：448kb | 下载：0
[VHDL编程] Verilog_primer_V1.1
说明：Verilog HDL 语言的编码规范。详细介绍了verilog HDL编码的注意事项和基本规范。分为可综合部分，仿真专用部分以及nc-verilog仿真环境的建立。-Descr iption of Verilog HDL coding. containing synthesisable language, simulationable language and how to construct a proper environment.<Venture Zhao> 在 2025-06-18 上传 | 大小：728kb | 下载：0
[VHDL编程] uvm-1.0p1.tar
说明：Cadence 公司推出的高级验证语言，验证方法学开源-Cadence s introduction of an advanced verification languages, verification methodology open source<李阳> 在 2025-06-18 上传 | 大小：2.62mb | 下载：0
[VHDL编程] FPGA-digital-clock-design
说明：运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。具体时间用6位数码管来显示，具有整点报时功能. -Designed various underlying file using top level design (VHDL code), on functional simulation of variou<方可> 在 2025-06-18 上传 | 大小：2.46mb | 下载：0