[VHDL编程] FIFO

说明：FIFO的设计，用Verilog HDL语言编写-The design of FIFO,using Verilog HDL program language
<Benny> 在 2025-06-16 上传 | 大小：430kb | 下载：0

[VHDL编程] chuankou

说明：用Verilog HDl语言实现CPLD与电脑的串口通讯-Use Verilog HDL to make it communicate
<fuxingyin> 在 2025-06-16 上传 | 大小：420kb | 下载：0

[VHDL编程] stepper_motor

说明：control stepper motor by fpga card with vhdl program
<voltaire> 在 2025-06-16 上传 | 大小：168kb | 下载：0

[VHDL编程] shizihong

说明：用VHDL语言编写数字钟的程序，实现数字钟的几个功能，如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
<小西> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] EDACLOCK

说明：用VHDL语言编写数字钟的程序，实现数字钟的完整功能，如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
<小西> 在 2025-06-16 上传 | 大小：386kb | 下载：0

[VHDL编程] pingpanggame2011-10-3

说明：本系统完成的任务包括：一、TFT彩屏初始化；二、控制TFT显示提示信息，包括英语和汉语；三、乒乓球和球拍运动轨迹控制与显示。四、接受输入信号，发出控制指令。-The system aimed at designing a ping_pong game using FPGA and Verilog, want to give a good method of designing VLSI and other orient-obeject system.
<魏亮雄> 在 2025-06-16 上传 | 大小：3.94mb | 下载：0

[VHDL编程] eo

说明：用vhdl语言利用fpga来实现电子琴。这个是源程序-With VHDL language use fpga to realize electronic organ. This is the source program
<郑> 在 2025-06-16 上传 | 大小：18kb | 下载：0

[VHDL编程] ALU

说明：用VHDL编的简易的alu运算器，可完成加减乘法等功能-VHDL code with the simple alu computing device, to be completed by addition and subtraction multiplication etc.
<zzy> 在 2025-06-16 上传 | 大小：791kb | 下载：0

[VHDL编程] Interrupt-priority-levels

说明：用流水灯或数码管显示实现8051芯片的中断优先级功能。-Lamp or water pipe with a digital display of 8051 s interrupt priority feature.
<何梓能> 在 2025-06-16 上传 | 大小：28kb | 下载：0

[VHDL编程] 1553B_enc_dec

说明：155B航空总线中曼彻斯特编码和译码模块，亲测可以使用，而且很好用，但是对锁相环的描述不是很仔细-155B Air bus Manchester encoding and decoding modules, pro-test can be used, and it just works
<> 在 2025-06-16 上传 | 大小：177kb | 下载：0

[VHDL编程] Training-Example---FIFO

说明：FIFO :-first in first out register it acts as a buffer and uses in many serial communication interface like UART
<yati> 在 2025-06-16 上传 | 大小：207kb | 下载：0

[VHDL编程] spacewire_src

说明：opencores上的关于spacewire的初级源码，已经通过板上实验，但是工程应用有待完善，可以作为设计人员的设计参考-opencores on spacewire on the primary source, the board has passed the test, but the engineering applications need to be improved, can be used as design The design reference staff
<> 在 2025-06-16 上传 | 大小：3.1mb | 下载：0