[VHDL编程] laboratory-10

说明：基于DE2开发板的实例10进行编写，为整个工程的打包文件-this is a file for lab10 of DE2,you can use this to learn how to design a processor
<pei> 在 2025-06-16 上传 | 大小：40kb | 下载：0

[VHDL编程] shenfaqi

说明：設計一個除法器電路，輸入 8 -位元的被除數 A 與除數 B ，輸出為商 Q=A/B及餘數R。-Design a divider circuit, type 8- bit of the dividend A and divisor B, output of business Q = A/B and the remainder R.
<yc> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] qudoudong

说明：多按键去抖动电路VHDL源码，按键个数参数化，每个按键处理调用了上面的模块：-Many buttons to dither circuit VHDL source, the number of key parameter, each key, the call to the treatment of the above modules:
<韩延罡> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] random1

说明：Random binary sequence generator using four flip-flops. It does not require any external input except clock.
<zpatel> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SIPO-PISO-register

说明：Package contains two VHDL module: one for serial in and parallel out (SIPO) register and other for parallel in and serial out (PISO) register.
<zpatel> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] convol_enc

说明：VHDL code for convolution encoder for wimax PHY layer. This design also has control to add controlled amount of noise in encoded output.
<zpatel> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] clock-divider

说明：VHDL code for clock divider circuit. There are two modules: one output divide by 4 and other outputs divide by 6
<zpatel> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] mapper-demapper

说明：Contains two VHDL files: one for mapper and other for demapper. Their design is as per 802.11b standard for WiFi
<zpatel> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLkechengsheji

说明：这是VHDL的课程设计 包含三个题目 流水灯 两人抢答器 四人抢答器 刚做完 传上来 共享-This is a curriculum design VHDL contains three topics water lights answer two answer four just finished Chuan-up share
<李之如> 在 2025-06-16 上传 | 大小：52kb | 下载：0

[VHDL编程] I2C-

说明：单个地址的读写 I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收-The address of a single reading and writing the I2C bus of the data bytes (eight) way to transmit, send each device sends a byte after, the clock pulse 9
<叶小玲> 在 2025-06-16 上传 | 大小：28kb | 下载：0

[VHDL编程] led-8-display

说明：matrax keyboard and led display program C
<tang> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] chaoshengbo

说明：基于PFGA的超声波测厚顶层文件,实现超声回波信号的测量-The top file based on FPGA
<陈忠元> 在 2025-06-16 上传 | 大小：2.1mb | 下载：0