[VHDL编程] clock1

说明：这个文件是利用quarters编写的基于DE0板的时钟程序，可以模拟时钟功能，整点报时，设定闹钟等-This document is written based on the use of quarters DE0 board clock program that can simulate clock function, the whole point of time, set the alarm clock, etc
<吴旭峰> 在 2025-06-14 上传 | 大小：107kb | 下载：0

[VHDL编程] light1

说明：这个文件是基于单片机的智能照明系统程序，包括了液晶显示，led数码管显示，pwm波的占空比，温度传感，时钟芯片等，这里给的只是程序部分，硬件部分还需读者自行搭建-This document is based on SCM s intelligent lighting system procedures, including a liquid crystal display, led digital tube display, pwm wave of duty cycle, temperature
<吴旭峰> 在 2025-06-14 上传 | 大小：109kb | 下载：0

[VHDL编程] yingjiandianziqin

说明：实现电子琴播放 数码管显示 附带实验解说和指导-shixiandianziqinbofang shumaguanxianshi
<xiaolangyeye> 在 2025-06-14 上传 | 大小：20kb | 下载：0

[VHDL编程] plj0000

说明：基于单片机AT89c51的频率计，用8位数码管显示！-Based on single-chip AT89c51 frequency counter, with 8 digital tube display!
<张赞> 在 2025-06-14 上传 | 大小：119kb | 下载：0

[VHDL编程] FIRlvboqide-VHDLyuandaima

说明：基于FPGA的通用FIR滤波器的VHDL的源代码-Based on FPGA general of FIR filters of VHDL source code
<紫微> 在 2025-06-14 上传 | 大小：4kb | 下载：0

[VHDL编程] FIRde-verilog-shixian

说明：有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
<紫微> 在 2025-06-14 上传 | 大小：4kb | 下载：1

[VHDL编程] jiyu-FPGA-chaochengboxinhaochuli

说明：了降低超声波流量检测过程中噪声对检测精度的影响，采用FPGA器件构建了FIR滤波器，并提出一种新颖的查表法替代滤波器中的乘法运算-In order to reduce the flow in the process of ultrasonic testing noise on the influence of the precision, based on FPGA device constructed the FIR filter, and put forward a novel queryi
<紫微> 在 2025-06-14 上传 | 大小：132kb | 下载：0

[VHDL编程] verilog-hdl

说明：verilog hdl quartues-硬件描述语言， 数字系统设计，设计数字系统，灵活方便，更改方便，设计流程时间段
<陈晨> 在 2025-06-14 上传 | 大小：5kb | 下载：0

[VHDL编程] TSMC130

说明：本文档提供重要信息，并通知有关此版本的PDK的。谁想要或计划使用的PDK的用户，应先阅读整份文件。-This document gives important information and notice regarding this release of PDK. Users who want or plan to use this PDK should read the entire document first.
<pong hk> 在 2025-06-14 上传 | 大小：10.77mb | 下载：1

[VHDL编程] vga

说明：vga设计,实现横/竖/混合图象,混合编排,直接使用.-The design of vga,to acchive imags of differents arrages.
<王达到> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] SMIC180MMRF

说明：为了提供客户使用中芯国际0.18微米混合信号布局设计规则。这是混合信号和射频设计使用。逻辑设计，请参考2001年TD- LO18- DR。-To provide SMIC 0.18μm Mixed Signal layout design rules for customers’ use. This is for Mixed-Signal and RF design use. For Logic design, please refer to TD-LO18-DR-2001.
<pong hk> 在 2025-06-14 上传 | 大小：12.24mb | 下载：2

[VHDL编程] CPU-source-code

说明：CPU设计代码，包括单周期CPU，多周期CPU，流水线CPU及相关ALU组件。-CPU design code, including single-cycle CPU, multi-cycle CPU, ALU pipeline CPU and related components.
<> 在 2025-06-14 上传 | 大小：102kb | 下载：0