[VHDL编程] cicfilter

说明：基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现-This article describes the design of a CIC filter based on the signal processing theory.Because of its structure only using the adder and the delay devices without multiplier,it is
<jiangtao> 在 2025-06-14 上传 | 大小：324kb | 下载：0

[VHDL编程] trafficlight

说明：一个十字路*通控制系统，其东西，南北两个方向除了有红、黄、绿灯指示是否允许通行外，还设有时钟，以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红灯的持续时间分别是40、5和45秒。当东西或南北两路中任一道上出现特殊情况，例如有消防车，警车要去执行任务，此时交通控制系统应可由交警手动控制立即进入特殊运行状态，即两条道上的所有车辆皆停止通行，红灯全亮，时钟停止计时，且其数字在闪烁。当特殊运行状态结束后，管理系统恢复原来的状态，继续正常运行- An intersection traffic c
<patient sun> 在 2025-06-14 上传 | 大小：379kb | 下载：0

[VHDL编程] BCD-adder

说明：用VHDL语言设计一个BCD码加法器，输入A[3..0]、B[3..0],输出为SUM[4..0]。-bcd adder
<王小雨> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] DDDC

说明：采用FPGA中的Verilog编程语言实现无线通信中数字上变频的功能-Using the FPGA Verilog programming language on the conversion of digital wireless communication function
<卫晓辉> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] BILBO

说明：A file for Buit In self Test SELF TEST
<sreeram a m> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 4Verilog-FIFO

说明：FIFO的简单编程，该FIFO的深度为4，宽度为32，其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example,
<孙银龙> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] TouchScreen

说明：触摸屏实验，触摸到哪，就显示相应的触摸坐标。-The touch screen show touch coordinates
<郭菲菲> 在 2025-06-14 上传 | 大小：19.03mb | 下载：0

[VHDL编程] 16V8-luojimen

说明：With 16 V8R making a gate
<ROBIN> 在 2025-06-14 上传 | 大小：12kb | 下载：0

[VHDL编程] fadder8

说明：基于VHDL语言，编写一个32位全加器文件，可直接编译-Based on VHDL language, write a 32-bit full adder files can be directly compile
<zhang> 在 2025-06-14 上传 | 大小：486kb | 下载：0

[VHDL编程] 1v1dTX

说明：实现1路视频采集，1路反向数据，发射端源码， 采用8b10b编码。-To achieve a video capture, 1 reverse data transmitter source, Using 8b10b code.
<wzx> 在 2025-06-14 上传 | 大小：101kb | 下载：0

[VHDL编程] encode_t

说明：tlk2201发射接收源码，8b10b编解码器，实现千兆速率收发。可用于视频光端机接收发射处理串并变换。-tlk2201 transmitting and receiving source, 8b10b codec to achieve gigabit rate transceiver. Optical receiver can be used to transmit video processing strings and transform.
<wzx> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-dds

说明：用Verilog实现的DDS，直接频率合成器，相位可调。-Verilog DDS generator
<fu> 在 2025-06-14 上传 | 大小：1.13mb | 下载：0