[VHDL编程] freaktm-VHDL-Snake-Game-635ef71

说明：snake by freaktm. code in VHDL, on Xilinx system
<quangtrong> 在 2025-06-15 上传 | 大小：44kb | 下载：0

[VHDL编程] single_cycle

说明：single cycle mips code in vhdl
<kallu> 在 2025-06-15 上传 | 大小：102kb | 下载：0

[VHDL编程] control

说明：alu code for pipeline processor
<kallu> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] DataMemory

说明：datamemory code in verilog for pipeline processor
<kallu> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] dp

说明：datapath code in verilog for pipeline processor
<kallu> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] InstMemory

说明：instruction memory code in verilog for pipeline processor
<kallu> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_24

说明：quartusII 9.0 下24位计数器
<三株木> 在 2025-06-15 上传 | 大小：514kb | 下载：0

[VHDL编程] Uart

说明：fpga verilog语言，写的串口通讯，经测试完全没有问题-fpga verilog uart communication
<孙祥龙> 在 2025-06-15 上传 | 大小：1.9mb | 下载：0

[VHDL编程] watch

说明：verilog 完全集合了电子表所拥有的功能，计时，调时，秒表，闹钟四个功能-verilog completely owned by a collection of spreadsheet functions, timing, tone, the stopwatch, alarm clock features four
<孙祥龙> 在 2025-06-15 上传 | 大小：1.45mb | 下载：1

[VHDL编程] Sum

说明：4位二进制数加法器，利用拨码开关作为输入，7段数码管作为输出。-4 binary adder, using DIP switches as input, 7-segment LED as output
<孙祥龙> 在 2025-06-15 上传 | 大小：368kb | 下载：0

[VHDL编程] LED

说明：fpga上的流水灯，一系列状态流动，还有三种不同的速率-fpga on the water lights, a state of flow, there are three different rates
<孙祥龙> 在 2025-06-15 上传 | 大小：1.22mb | 下载：0

[VHDL编程] digitron_driver_VHD

说明：关于easy fpga开发板的led数码管的驱动； --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时刻只能有一个为高，即只有一个
<陈伟峰> 在 2025-06-15 上传 | 大小：1kb | 下载：0