[VHDL编程] firstexampleofQuartuslearners

说明：quartus II 例子 quartus4.2 一个完整操作例子thefirstexampleforQuartuslearners - 副本-quartus II example
<hera> 在 2025-06-17 上传 | 大小：1.85mb | 下载：0

[VHDL编程] digitron_driver_V

说明：关于easy fpga开发板的led数码管的驱动； 此为verilog程序 --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时
<陈伟峰> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] huazhong-keda

说明：飞思卡尔电动车程序，改程序为华中科技大学的程序，很完整希望大家喜欢！-Freescale electric car program, change the procedure for the Huazhong University of Science program, it is full hope you like!
<刘杰> 在 2025-06-17 上传 | 大小：5kb | 下载：0

[VHDL编程] spi-uart

说明：这个程序是C8051F30x设备通过 spi 通讯然后从串口发送的例程 具有 spi 跟串口的初始化操作-This program sets up the GPIO pins on the C8051F30x device for the correct functionality, then uses the SPI_Transfer function to send and receiveinformation through the SPI pins. As information i
<> 在 2025-06-17 上传 | 大小：11kb | 下载：0

[VHDL编程] led

说明：设计一套8位 LED 灯控制系统，要求如下： （1）自动循环实现所有功能，自定义功能选择开关。 （2）有四种状态可供选择-Design a set of eight LED lamp control system
<杨宁> 在 2025-06-17 上传 | 大小：200kb | 下载：0

[VHDL编程] SWAPPING

说明：swapping program in verilog hdl when two slots has to work in simultaneously.
<naresh_cool> 在 2025-06-17 上传 | 大小：10kb | 下载：0

[VHDL编程] decoder_3_8

说明：基于verilog的38译码器，八个输出，三个输入-counter based on verilog
<胡万祺> 在 2025-06-17 上传 | 大小：1.12mb | 下载：0

[VHDL编程] MicroProgrammingController

说明：时序电路代码，用verilog实现，功能比较简单，但是很实用-Timing circuit code with verilog achieve
<何文明> 在 2025-06-17 上传 | 大小：480kb | 下载：0

[VHDL编程] data_selecter

说明：数据选择器与同步时序计数器，verilog语言编译，开发平台spartan--data selector
<Sam> 在 2025-06-17 上传 | 大小：950kb | 下载：0

[VHDL编程] uartverilog

说明：该程序是Verilog写的串口收发程序，具有基本的收发功能，经过验证，能使初学者很好了解rs232，和Verilog-The program is written in Verilog serial transceiver program, with the basic send and receive functions, proven, good for beginners can understand rs232, and Verilog
<徐飞> 在 2025-06-17 上传 | 大小：38kb | 下载：0

[VHDL编程] linedet

说明：Program matlab describe line detection algorithm, we can use System Generator Tool with matlab to implement it in FPGA.
<harouni> 在 2025-06-17 上传 | 大小：15kb | 下载：0

[VHDL编程] risc-processor

说明：32 bit risc processor
<shireesh chikene> 在 2025-06-17 上传 | 大小：1.57mb | 下载：0