资源列表
[VHDL编程] full_adder
说明:this vhdl code implement 1 bit full adder logic algorithm-this is vhdl code implement 1 bit full adder logic algorithm<ahmad> 在 2025-06-25 上传 | 大小:12kb | 下载:0
[VHDL编程] Digital-Clock
说明:24小时制数字钟,可以简单更改为12小时制-Digital Clock<wanghai> 在 2025-06-25 上传 | 大小:1kb | 下载:0
[VHDL编程] xhdl_4.1.4_demo_patch
说明:this is X-HDL Crack. support xhdl_4.1.4<Morgley> 在 2025-06-25 上传 | 大小:35kb | 下载:0
[VHDL编程] Encoder_SSI_Veryilog
说明:本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯-SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementat<张清平> 在 2025-06-25 上传 | 大小:201kb | 下载:0