资源列表

« 1 2 ... .13 .14 .15 .16 .17 2518.19 .20 .21 .22 .23 ... 4310 »

[VHDL编程cpu

说明: 设计一个简化的处理器(字长8位),并使其与内存MEM连接,协调工作。用VHDL以RTL风格描述。该处理器当前执行的指令存放在指令寄存器IR中。处理器的指令仅算逻指令和访问内存指令)。-Design a simplified processor (8-bit word length), and connect it with the memory MEM, and coordination. Described with VHDL in RTL style. The processor is c
<jinxf> 在 2025-06-26 上传 | 大小:4.52mb | 下载:0

[VHDL编程nios-ii

说明:ALTERA 公司NIOSII收集的一些资料,对学习NIOSII应该很有帮助-NIOSII ALTERA company collected some information should be helpful in learning NIOSII
<xiongzhixin> 在 2025-06-26 上传 | 大小:20.87mb | 下载:0

[VHDL编程CRC

说明:Cyclic redundancy check code (16-bit) Very good code verified code
<veerender> 在 2025-06-26 上传 | 大小:148kb | 下载:0

[VHDL编程rs_231_modified

说明:Reed solomon codes (231 message information)
<hr> 在 2025-06-26 上传 | 大小:1.21mb | 下载:0

[VHDL编程rsa.tar

说明:good working RSA code with testbench
<veerender> 在 2025-06-26 上传 | 大小:7kb | 下载:0

[VHDL编程firewire.tar

说明:VHDL firewire code with tested files using modelsim
<veerender> 在 2025-06-26 上传 | 大小:98kb | 下载:0

[VHDL编程FIR_CODE

说明:4-taps FIR VHDL code with testbench
<veerender> 在 2025-06-26 上传 | 大小:182kb | 下载:0

[VHDL编程mppt_mod

说明:maximum power point tracking system (MPPT) VHDL code with testbench
<veerender> 在 2025-06-26 上传 | 大小:2.81mb | 下载:0

[VHDL编程ofdm-vhdl

说明:OFDM working code VHDL design
<hr> 在 2025-06-26 上传 | 大小:29kb | 下载:0

[VHDL编程TCM

说明:Trellis coded modulation(TCM) VHDL code
<veerender> 在 2025-06-26 上传 | 大小:33kb | 下载:0

[VHDL编程PLL

说明:Phase locked loop(PLL) Verilog HDL code
<hr> 在 2025-06-26 上传 | 大小:20kb | 下载:0

[VHDL编程ASK_FSK_PSK_modulation

说明:VHDL code for communication modulation.v
<hr> 在 2025-06-26 上传 | 大小:246kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 2518.19 .20 .21 .22 .23 ... 4310 »

源码中国 www.ymcn.org