[VHDL编程] modelsim_6.3f_6.4b_6.5_crck

说明：目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的，应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是，windows当前用户名和主机名是中文，修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE，指向lincense的的路径和文件名。需要在cmd下使用modelsim的
<yanghong> 在 2025-06-09 上传 | 大小：301kb | 下载：0

[VHDL编程] altera_avalon_i2c_V90

说明：I2C IP for Quartus V9.0, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：12kb | 下载：0

[VHDL编程] altera_avalon_i2c_V91

说明：I2C IP for Quartus V9.0 sp1, can used in SOPC builder.-I2C IP for Quartus V9.0, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：12kb | 下载：0

[VHDL编程] oc_i2c_master_top_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] oc_i2c_master_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] oc_i2c_master_byte_ctrl_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] oc_i2c_master_bit_ctrl_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] PetervrlK_verilog

说明：Verilog Introduction , a general summary of syntax and structure of Verilog language !
<Danh> 在 2025-06-09 上传 | 大小：112kb | 下载：0

[VHDL编程] ps2_DE1_HEX

说明：Display Scancode of PS2 on DE1 board !
<Danh> 在 2025-06-09 上传 | 大小：377kb | 下载：0

[VHDL编程] buzzer

说明：用Verilog HDL写得能给蜂鸣器输出‘哆、唻、米、发、嗦、啦、稀、哆（高音）’声调的程序-Buzzer to give written using Verilog HDL output ' duo, Lai ... ...' tone of the program
<刘月> 在 2025-06-09 上传 | 大小：436kb | 下载：0

[VHDL编程] cf_dpsk

说明：
<周> 在 2025-06-09 上传 | 大小：728kb | 下载：0

[VHDL编程] viterbidecoder

说明：viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
<zhouli> 在 2025-06-09 上传 | 大小：5kb | 下载：0