[VHDL编程] DIANZIRILI

说明：EDA 用VHDL语言做的电子万年历，有全套的代码还有仿真-EDA using VHDL language to the electronic calendar, there is a full set of code there are simulation
<cleool> 在 2024-06-07 上传 | 大小：8184832 | 下载：0

[VHDL编程] XilinxFPGA1.1

说明：十分钟学会Xilinx FPGA 设计浅显易懂的学习书，为FPGA的初学者提供很好的参考-10 minutes Society of Xilinx FPGA design easy to understand book learning, for FPGA to provide a good reference for beginners
<郭子> 在 2024-06-07 上传 | 大小：1735680 | 下载：0

[VHDL编程] Springer_2006_SystemVerilog_for_Verificatio_Chris

说明：A Guide to Learning the Testbench System Verilog Language Features
<aj000> 在 2024-06-07 上传 | 大小：1412096 | 下载：0

[VHDL编程] Writing_Testbenches_using_System_Verilog

说明：Testbench creation and development methodology with System Verilog. By Janick Bergeron.
<aj000> 在 2024-06-07 上传 | 大小：2764800 | 下载：0

[VHDL编程] TLC5510

说明：tlc5510的vhdl程序，有详细的工程文件，为初学者提供很好多的资料-tlc5510 of vhdl procedures, detailed engineering documents, in order to provide a good amount of information for beginners
<wangyl> 在 2024-06-07 上传 | 大小：35840 | 下载：0

[VHDL编程] cpu_four

说明：
<Melody> 在 2024-06-07 上传 | 大小：40960 | 下载：0

[VHDL编程] fifo_32_4321

说明：用verilog写的输出数据宽度可变的FIFO,输入数据为32-bit，输出数据可以配置为4-1任意bit。有设计文件和testbench-Use verilog to write a variable width of the output data FIFO, input data for the 32-bit, output data can be configured as 4-1 arbitrary bit. There ar
<keven> 在 2024-06-07 上传 | 大小：5120 | 下载：0

[VHDL编程] edacounter

说明：用VHDL语言编写的计数器，在板子上运行成功，可以循环计数，加减计数，先置数后计数等-Counter with the VHDL language, in the board to run successfully, you can cycle counting, addition and subtraction counting, numbers, counting the first home
<fana> 在 2024-06-07 上传 | 大小：1069056 | 下载：0

[VHDL编程] bfm_simulation

说明：
<paloo> 在 2024-06-07 上传 | 大小：33792 | 下载：0

[VHDL编程] mul

说明：一个小的乘法器源码和test，初学者可以看看！-Multiplier source and a small test, beginners can see!
<张先生> 在 2024-06-07 上传 | 大小：37888 | 下载：0

[VHDL编程] modelsim_6.3f_6.4b_6.5_crck

说明：目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的，应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是，windows当前用户名和主机名是中文，修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE，指向lince
<yanghong> 在 2024-06-07 上传 | 大小：308224 | 下载：0

[VHDL编程] altera_avalon_i2c_V90

说明：I2C IP for Quartus V9.0, can used in SOPC builder.
<homeuser> 在 2024-06-07 上传 | 大小：12288 | 下载：0