搜索资源列表
74HC165
- 8051系列单片机控制74HC165并串转换-c51程序-8051 Series MCU control 74HC165 and string conversion-c51 program
serial_to_para
- verilog状态机实现并串转换serial_to_para,本人已调试并仿真成功，绝对可用-verilog state machine and string conversion，i think it is very important to someone who is ready to learn verilog
turbo_encode
- 移动通信技术中信道编码的并串转换的Verilog hdl 实现-Channel coding of mobile communication technology and the string conversion of Verilog hdl realization
a-design-of-8b_10bSerDes
- 。论文首先给出了8b／10bSerDes的系 统结构，将其分为发送端和接收端两个部分，然后按照功能的不同，对电路进 行了模块划分，并且设计了其中的4个主要模块．8b／10b编码模块、8b／10b解码 模块、10：1并串转换模块和1：10串并转换模块。-A Design of 8b／1 0bSerDes
decoder-SerDes
- 介绍了8b/10b SerDes 中数字模块的设计和验证，这些数字模块 包括：8b/10b 编解码器、Comma 检测器和串并/并串转换电路。-This article introduces theories and applications of four types of SerDes architecture, and establishes the design of 8b/10b SerDes interface ci
OFDM
- OFDM系统仿真,包含串并转换，QAMmap，IFFT转换，并串转换之类。-OFDM System Simluation
Example-s1-1
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯
bd_psk_decoder20150303
- 对DQPSK调制解调技术的FPGA实现进行了比较全面的研究，利用nQpSK调制技术实现了码速20oKbps的调制器。调制载频3.2MHz、带宽18oKHz、带外抑制大于45dB，调制器设计达到预定要求。解调器硬件完成，软件未全部实现，但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试，验证了相关模块设计的正确性，解调器中重要的载波同步功能己能实现-DQPSK modulation and d
chuanbing-and-bingchuan
- 基于FPGA的通信，实现串并并串转换，简单容易理解，代码完整，希望对你们有帮助-FPGA-based communication, and achieve string and string conversion, simple and easy to understand, code integrity, and I hope you have help
parell_to_serial
- 并串转换代码,8位并行输入，1位串行输出-Serial conversion code, 8-bit parallel input, a serial output
FPGA__source-code__Verilog
- FPGA部分基础功能源代码，适合初学者进行学习仿真，代码可读性强，通俗易懂，逻辑清晰。包括触发器，全加器，分频，并串转换，计数器，序列发生器等Verilog语言源代码。- Part of the basic functions of the source code for FPGA.Suitable for beginners to learn the simulation, the code readable, easy to u
piso8_ok_bingchuanzhuanhuan
- 本程序是用vhdl开发的实现并串转换功能的程序。(This procedure is developed using VHDL implementation and string conversion function of the program.)
4QAM systemview svu
- 4QAM调制解调器的各个模块仿真，包括串并转换，调制解调，并串转换，抽样判决。(4QAM modem each module simulation, including serial and conversion, modulation and demodulation, and string conversion, sampling decision.)
uart
- VHDL实现串口转换的代码，串行通信的发送器有五个状态：--1.X_IDLE(空闲)状态 : 当UART被复位后,状态机将立刻进入这一状态,在这个状态下, -- 状态机一直等待发送命令XMIT_CMD,当接收到发送命令后,状态机进入X_START状态,准备发送起始位信号 --2.X_START状态 : 在这个状态下,UART发送一个位时间宽度的逻辑'0',信号至TXD,即 -- 起始位,紧接着状态机进入X_SHIFT状态,发一位数
CSI2TXReferenceDesign
- 适用于MIPI-CSI2的并串转换模块，可将RGB、YUV等格式的图像信号转为兼容MIPI数据通道的串行数据信号(It is suitable for the parallel conversion module of MIPI-CSI2, which converts the image signals in RGB, YUV and other formats into serial data signals compatible
OFDM
- 一个OFDM系统的仿真：信号的产生、调制、加循环前缀、加窗、并串转换等(The simulation of a OFDM system: signal generation, modulation, adding cyclic prefix, windowing, parallel string conversion, etc.)
串口转并口
- 串口方式0或模拟串口方式0：至少实现0、1、…、9循环显示，间隔1秒。(Serial port mode 0 or analog serial port 0: at least 0, 1,... The 9 cycle is shown at a interval of 1 second.)
AD转换测土壤湿度
- 用单片机自带的AD转换测量土壤湿度并通过串口发送到串口助手中显示出来(The AD conversion of the single chip microcomputer is used to measure the soil humidity and is sent to the assistant of the serial port by serial port.)
4288860
- 自己用的simulink串并,并串转换子系统()
reiay
- 自己用的simulink串并,并串转换子系统()