搜索资源列表
Verilog
- 这是VERILOG HDL的比较常用器件的源代码，包括寄存器、移位器-This is a comparison of VERILOG HDL source code commonly used devices, including registers, shifter, etc.
display
- 用74HC595驱动两个数码管，属于静态显示, 74HC595是一个三态输出8位移位/锁存器, SCK是时钟输入引脚，接PD6 在SCK的上升沿SER的上的电平信号被读入内部寄存器最底位接PD4 RCK是锁存控制脚，在上升沿内部寄存器的内容被锁存到相应输出脚的锁存器中，接PD5-74HC595 driven by two digital tube, is a static display, 74HC595 is a th
ARMInstructionSet-CN
- ARM指令集中文版。其中包括了：寄存器和处理器模式(26-bit 体系) ，寄存器和处理器模式(32-bit 体系) ，程序状态寄存器和操纵它的指令 ，寄存器装载和存储指令，算术和逻辑指令，移位操作，乘法指令，比较指令，分支指令，条件执行，软件中断指令等。-ARM Instruction Set-CN.rar
ARM
- chm格式 寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令 APCS (ARM 过程调用标准) -Register and processor mode (26-bit system) register
Text1
- 单片机 双机 通信 89S51串口通信是指一个位，连续发8位，寄存器移位一样移8位-it is very good
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz
paodeng
- 八个左右跑马灯。采用了寄存器存中间数 18led.asm p1口8个跑马灯的另外一个程序。用移位指令 28led.asm p1口八个灯作二进制加法。理解二进值的计算 -8 about marquees. Register kept by the middle of several 18led.asm p1 8 Marquee mouth another program. I use the shift command 28
mutiplier_4bits
- 通过移位相加，实现两个数的相乘。通过一个内部寄存器存储得到的积。--- it multiplies a 5_bit multiplicand by a 5_bit multiplier to give -- an 8_bit product -- -- aim: to master the method of mutiplier "shift and add to realize the mutiplier" --
fankuijicunqi
- 本代码源自简单的反馈寄存器算法，可实现四位反馈移位的运算，通过简单的修改，可以得到多位！-This code is derived from the simple feedback register algorithm can achieve the four feedback shift the operation, through simple modifications, you can get a number!
designer
- 实现多级中断，寄存器移位变化，微指令的实现和代码编写-Multi-level interrupt, the register shift changes, the implementation and coding microinstruction
reg_shift
- 在quartus2中实现寄存器移位操作并仿真通过-Shift register is implemented in quartus2 operation and simulation by
ARMCommand
- ARM汇编指令，包含跳转、数据处理、乘法与乘加、程序状态寄存器访问、加载/存储、批量数据加载/存储、数据交换、移位、协处理器、异常产生和伪指令的格式及说明-ARM Commamd
multi8x8
- 该源码为8位乘法器的VHDL语言描述，由一个8位右移寄存器，2个4位加法器例化成8位加法器，一个16位数据锁存器构成。采用移位相加的方式，从被乘数的低位开始，与乘数的每个位移位相加求和。最后实现其乘法器功能。-The source code for the 8-bit multiplier in VHDL language to describe, from an 8-bit right shift register, two 4-bi
CRC.C
- 下面以最常用的CRC-16为例来说明其生成过程。 CRC-16码由两个字节构成，在开始时CRC寄存器的每一位都预置为1，然后把CRC寄存器与8-bit的数据进行异或(异或：二进制运算 相同为0，不同为1；0^0=0 0^1=1 1^0=1 1^1=0)， 之后对CRC寄存器从高到低进行移位，在最高位（MSB）的位置补零，而最低位（LSB，移位后已经被移出CRC寄存器）如果为1，则把寄存器与预定义的多项式码进行异或，否
mxulie
- 基于matlab的产生M序列的源代码是5级线性移位反馈寄存器-Source code to produce the M-sequence 5 linear shift feedback register
p_in_s_out
- 并入串出寄存器设计 datain[7..0] 是八位数据输入端，并行输入； clk 脉冲输入端，数据的移位靠该引脚触发； load 是读入数据控制端； dataout 一位数据的输出端。 -String into a register Design datain [7 .. 0] is the eight-bit data
ADC
- 3．A/D程序设计与电路仿真 通过AD对外部电压进行AD采样，然后利用SPI接口对采样回来的数据进行显示，并将转换结果通过UART发给上位机进行显示。 首先设置需要显示的数组，使用PINSEL0、PINSEL1寄存器设置串口0的连接端口，使用IO0DIR设置74HC595的控制口，初始化串口0，使用U0LCR、U0DLM、U0DLL、U0LCR寄存器设置波特率，初始化SPI接口，设置SPI的时钟分频、接口模式。 其次对ADC
DisplayBit
- 自己开发4字节(DWORD)的bit显示,并方便移位观看每个bit,这样对驱动开发时,读取寄存器后,显示各个字段内容非常方便-a display dword to bit,and right/left bit move tool
pp
- 移位筒形寄存器 barrel shifter-Cylindrical barrel shifter shift register
m_sequence
- 一个简单的m序列产生函数，通过调用primpoly获得本原多项式，然后通过移位循环寄存器产生所需要的序列。自相关图形上能看到峰值旁瓣电平(PSL)和积累旁瓣电平(ISL)。-A simple code for generate m-series pseudo-random sequence based PRIMPOLY function which we get the prime polynomials first,then we