搜索资源列表
shift_LDPC
- 基于循环移位寄存器的ldpc编码的仿真程序,好程序啊,-cycle shift register on the ldpc coded simulation program, the program ah,
biyesheji_huibian
- 基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.2.2 现状 3 1.2.3 发展趋势 3 2器件简介 4 2.1 LED显示器 4 2.1.1 LED显示器的结构 4 2.1.2 LED的接线形式 5 2.2 AT89C52简介 5 2.2.
C_9
- 100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器......
shft_reg
- 用VHDL编的移位寄存器,具有置位,清零,装载,方向功能.~-VHDL addendum to the shift register is set, reset, loading, functional direction. ~
uart766
- ---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rs
ShiftLiner
- 该程序用于实现密码学中的线性反馈移位寄存器的模拟，本程序以5级为例，并可以判断输出数列的周期-The procedure used to realize Cryptography LFSR simulation, the procedure to 5 as an example, and can determine the cycle of the output series
kg
- 流密码算法的实现,通过用线性移位寄存器设计密钥流产生器，然后用该密钥对美国《独立宣言》这段英文进行加密-Stream cipher algorithm, by using a linear shift register key stream generator design, and then use the key on the American
code
- 现行反馈移位寄存器算法.通过这个算法可以生成一些线性移位寄存器的输出序列-Current feedback shift register algorithm. With this algorithm can generate some of the output of linear shift register sequence
m_sequence
- matlab生成m序列的函数 原来那个效率太低，主要是因为实际应用并不需要生成太长的m序列，加入了需求长度，能有效减少运行时间。25级的移位寄存器，运行了一个小时都没有出来一周期，我仅仅需要三千bit而已。改进版：-matlab generate a function of the original m sequence that efficiency is too low, mainly because of the practi
shift
- 移位寄存器,异步清零,异步置数,左移右移可控,具有循环移位功能-Shift Register, Asynchronous Clear, asynchronous purchase the number of controllable left shifted to right with a cyclic shift function
74hc595
- 移位寄存器74HC595的测试程序 通过测试 比较好用-74HC595 shift register to pass the test of the test procedure relatively easy to use
m_sequence_generator
- matlab-使用移位寄存器生成m序列（CDMA系统）-matlab-use shift register to generate m sequence (CDMA systems)
VHDL44model
- VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
diff8
- 8位移位寄存器，当高电平来时移入下一位！-8-bit shift register, when the high level when the next move!
linear_feedback_shift_register_unit
- 实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值，cycle为PN序列的周期，其值为2^SFlog2。initial_state为移位寄存器的初始状态，generator_polynomial_coefficient为生成PN序列所需的本原多项式，对应于移位寄存器的连接向量。-The realization of pseudo-random sequence generated comp
shifter
- 双向可控移位寄存器及存储器设计实验 双向可控移位寄存器及存储器设计实验
595
- 单片机c51系列控制74h595移位寄存器驱动LED显示-C51 Series 74h595 Singlechip control shift register drives LED display
shiftdata
- 双向移位寄存器的VHDL源程序,自己做实验编写的可以用 谢谢大家-Bi-directional shift register of the VHDL source code, prepared by their own experiments can be used Thank you
OPERATION_UNIT
- 本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义-The procedure for encryption chip unit internal encryption algorithms, including 32-bit subtraction, and shift register, add/subtraction, and register and
fcsr
- 伪随机序列产生器－代进位反馈移位寄存器，verilog hdl 原代码。-Pseudo-random sequence generator- on behalf of binary feedback shift register, verilog hdl original code.