搜索资源列表
shifter
- 用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS--bidirectional use VHDL simulation environment shift register Segments-II, QUARTUS-
shift16
- 多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda-multi-shift registers dsasgasgasgagvgdafgadtgertgdafgdafgda
串并转换实验程序
- 利用8031串行口，和并行输出串行移位寄存器74LS164，扩展一位数码显示在数码显示器上循环显示0-9这10个数字-use 8031 serial port, parallel and serial shift register output 74LS164 expand a digital display on the digital display shows 0-9 this cycle 10 figures
tiaoping
- 条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能-screen controller CPLD programming, the major shift register, the encoder and decoder functions
165
- 关于移位寄存器的驱动程序,你可以很方便的加入到自己的应用程序-shift register on the driver, you can do so by adding to their applications
595
- 关于移位寄存器的驱动程序,你可以很方便的加入到自己的应用程序-shift register on the driver, you can do so by adding to their applications
6M
- matlab在系统辨识中的应用: 利用六级移位寄存器产生的M序列-Matlab system identification in the application : 6 shift register sequence of the M
gold
- SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occ
移位寄存器
First in first out寄存器的verilog源代码
gold
- SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occ
shift8
- 8 位移位寄存器 VHDL程序 VHDL程序 VHDL程序-8-bit shift register VHDL procedures VHDL procedures VHDL procedures
CPU
- 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右
verilog
- 一个桶形移位寄存器的.v文件，含testbench-Shift Registers a bucket. V file containing Testbench
100vhdl_example
- vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 -VHDL language, VHDL language 100 examples of 100 cases of the fi
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器
shifter
- 有算术移位和逻辑移位，循环移位功能的移位寄存器，Verilog语言编写，Quratus II编译通过。-With arithmetic shift and logical shift, rotate functions shift register, Verilog language, Quratus II compile.
Random_creat_2017
- 产生8bit随机数，采用线性反馈移位寄存器(The 8bit random number is generated by using linear feedback shift register)
PPM解码器
- 本代码主要功能是PPM解码，采用Verilog语言，通过移位寄存器和组合电路实现解码。(The main function of this code is PPM decoding.)
Desktop
- 简单实现线性反馈移位寄存器并进行验证，为初学者提供一个参考(Simple implementation of linear feedback shift register and verification.)
Verilog源代码
- 多种基本功能的Verilog代码实现，包括多路选择器，二进制到BCD码转换，二进制到格雷码转换，7段译码器，8位数据锁存器，移位寄存器等等多种功能。(Verilog code implementation of a variety of basic functions, including multiplexer, binary to BCD code conversion, binary to Gray code conversion