搜索资源列表
cache
- 原创VERILOG HDL 实现CACHE的操作，有需要请下载-original verilog HDL achieve CACHE operation, the need to download
picoblaze07.3.20
- verilog HDL picoblaze07.3.20
DDS_Power
- FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。-FPGA on the verilog language
cmos_FPGA
- 采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来-Verilog language, to achieve control of the FPGA chip video data acquisition, Data will be stored up by fr a me
mt48lc4m32b2
- mt48lc4m32b2.v 是128M sdram 中典型设计。。可以借鉴。-mt48lc4m32b2.v 128M sdram is typical design. . Be used.
interpolation_FIR
- Interpolation FIR Design Example for Stratix Devices
vga_verilog
- 本示例演示了VGA的控制方法，程序配置后可以在CRT上显示中文汉字等信息。-this example demonstrated the VGA control methods, procedures after the distribution of CRT Chinese characters on the show and other information.
ps2mouse_verilog
- 本实验利用PS/2接口实现了与鼠标通信，并将鼠标的按键信息通过D6，D7，D8，D9 来直观的放映，其中D6，D7代表鼠标右键的状态，当鼠标右键没有按下时，D6，D7两 个灯都不亮，当鼠标右键有按下时，D6，D7两个灯同时点亮。与此相同，D8，D9则代 表鼠标左键的状态。而鼠标的移动状态，我们是通过七段数码管来表示，低两位的数 码管表示X轴的移动点数，高两位的数码表示Y轴的移动点数。-the experiment
dualportRAM
- 双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作-dual-port RAM VHDL. Totally CPLD chip test. Memory can be achieved right time to operate while the other was a space operation
very-good-ok-ref-ddr-sdram-verilog
- Sdr SDRAM控制器参考设计,很好的-Sdr SDRAM controller reference design, very good
bit_intealeaver1
- verilog HDL语言实现dvb_t中的比特交织器源代码描述-verilog HDL language dvb_t the bit interleaver source code Descr iption
gardner_simulink
- 位同步gardner 算法的simulink仿真-bit synchronization algorithm simulink
Anti_binarization
- H.264的 CAVLC的反二进制化的verilog code-H.264 CAVLC anti-binary code of verilog
LEDDisp
- 8位7段LED显示源码，扫描显示，稳定高效-seven of the eight LED source, scanning, stable and efficient
hdlc
- 该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助-The project is based on the language verilog hdl fr a me transmission protocol HDLC fr a me of this generation- Codes will be used QUATUSII people s
8251Verilog
- 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。 -Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.
bbb
- AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流 水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。-AVS motion compensation circuit of VLSI Design and Implementation o
SST39VF3201
- SST flash driver,已经经过测试，无需修改源码，只需根据不同平台调整延时即可。
ADC0809
- adc0809的fpga时序电路接口程序-Sequential Circuits adc0809 the FPGA interface program
fft1024
- 1024点fft verilog hdl-1024-point fft verilog hdl