[VHDL编程] lcm_st7920

说明：EP2C8 FPGA下的ST7920控制器LCD的程序.-EP2C8 FPGA under the ST7920 controller LCD process.
<张> 在 2025-06-18 上传 | 大小：1.01mb | 下载：0

[VHDL编程] EDA

说明：利用 VHDL 设计的许多实用逻辑系统中，有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比，还是与可完成相似功能的CPU相 比，状态机都有其难以逾越的优越性，它主要表现在以下几方面： h由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举 类型的状态，这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且，性能良好的综合器都具备许多可控或不可控的专门
<王涛> 在 2025-06-18 上传 | 大小：214kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的语言要素-VHDL的语言要素
<王涛> 在 2025-06-18 上传 | 大小：98kb | 下载：0

[VHDL编程] SpreadShaping

说明：直接序列扩频+成型滤波，将编码后数据进行256倍扩频，再按照4倍内插根升余弦成型滤波，最后成形滤波后按4路并行输出，以满足并行输入DA的要求。-Direct Sequence Spread Spectrum+ shaping filter, the encoded data 256 times more spread spectrum, and then interpolated according to four times the root raised cosine shaping fil
<袁磊> 在 2025-06-18 上传 | 大小：706kb | 下载：0

[VHDL编程] MatchFilter

说明：VHDL语言实现8路并行输入，8路并行输出，直接序列扩频接收机的高速匹配滤波。 -VHDL language to achieve 8-channel parallel input, 8-channel parallel output, high-speed direct-sequence spread spectrum matched filter receiver.
<袁磊> 在 2025-06-18 上传 | 大小：7.62mb | 下载：0

[VHDL编程] Crack_QII72

说明：QuartusII7.2破解文件注册文件-QuartusII7.2 crack file registration documents
<龙也> 在 2025-06-18 上传 | 大小：329kb | 下载：0

[VHDL编程] csa.tar

说明：opencore ,csa 的vhdl硬件源代码，-opencore, csa of vhdl hardware, source code,
<赵文军> 在 2025-06-18 上传 | 大小：45kb | 下载：0

[VHDL编程] Kbtestbench

说明：VHDL编写的Keyboard control使用ps2 keboard来使fgpa的led上显示键盘的二进制代码，用4个7seg来显示0-9的数字，该程序包含testbench.-ps2 keyboard controller which could enable led on fgpa to show the binary code of each key on ps2 keyboard and another four 7segment will display the number fr
<hongwan> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] E1framerDeframer

说明：e1 fr a mer and defremerr vhdl cods
<rez> 在 2025-06-18 上传 | 大小：44kb | 下载：0

[VHDL编程] How_to_use

说明：verilog使用入门教程详解。非常简单而详细的verilog入门教程，主要介绍如何使用quartus2来编写verilog程序。-Getting Started tutorial verilog Xiang Jie. Very simple and detailed verilog Getting Started tutorial focuses on how to use quartus2 to write verilog program.
<龙也> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] clock

说明：verilog 实现的跑表程序。可以对这个程序加以修改，可是显现电子钟的设计。设计可以根据需要实现分秒。同时可以改成是LED的跑等程序。功能强大的很！-verilog implementation stopwatch program. This procedure can be modified, but the show clock designs. Design can be according to the need to achieve every second. At the same
<number1> 在 2025-06-18 上传 | 大小：345kb | 下载：0

[VHDL编程] components

说明：quartus的几个IP核（PWM,RAM,I2C）-quartus several IP core (PWM, RAM, I2C)
<宋瑞> 在 2025-06-18 上传 | 大小：221kb | 下载：0