[VHDL编程] signaltap_la

说明：基于FPGA的逻辑分析仪的软核设计。已通过调试，好用。-FPGA-based logic analyzer soft-core design. Has passed the commissioning, easy to use.
<ql> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] NIOS2lcd320240pdf

说明：这是一篇介绍在NIOS处理器中使用液晶显示器的PDF文档说明。例子中使用的是320240LCD。-This is a descr iption used in the NIOS processor, LCD display PDF documents instructions. Example, using 320240LCD.
<ql> 在 2025-06-18 上传 | 大小：178kb | 下载：0

[VHDL编程] ModelSim

说明：这是一份ModelSim全汉语教程，讲解的不错哦，很实用。注：pdf格式。-This is a full Chinese ModelSim tutorial to explain the good Oh, very practical. Note: pdf format.
<ql> 在 2025-06-18 上传 | 大小：494kb | 下载：0

[VHDL编程] DDR_SDRAM

说明：DDR——SDRAM学习资料，DDR——SDRAM学习资料-DDR- SDRAM learning materials, DDR- SDRAM learning materials
<ytqcom> 在 2025-06-18 上传 | 大小：331kb | 下载：0

[VHDL编程] cout60

说明：用VHDL语言编写的60进制计数器，初学者使用-VHDL language with the 60 binary counter, for beginners to use
<QF> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sheji

说明：本科毕设，基于cpld的光栅信号处理，包含源代码和模块框图-Undergraduate Bi is located, based on cpld grating signal processing, including source code and block diagram
<紫溪> 在 2025-06-18 上传 | 大小：30kb | 下载：0

[VHDL编程] CRC_32

说明：用verilog语言实现的的的32位CRC生成与检验的代码-The 32bits CRC using hardware describe language of verilog
<朱猪> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] SCRAMBLER

说明：32位扰码器的verilog代码，编译通过-The Verilog code of 32_bit scrambler
<朱猪> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] SFIFO

说明：可以实现任意位的同步FIFO的verilog实现-the verilog code of a common SFIFO
<朱猪> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] cfft

说明：用verilog语言编写的基4FFT，采用CORDIC算法实现的，仿真过，结果很好！-I use verilog language to design a FFT base 4,and use CORDIC arithmetic to achieve this. last , I test it, it looks very good
<samu1> 在 2025-06-18 上传 | 大小：13kb | 下载：0

[VHDL编程] trigger

说明：D触发器和JK触发器，使用emacs编写源文件，iverilog仿真通过，内有png仿真图像截屏-D flip-flop and JK flip-flop, use emacs to prepare source file, iverilog simulation adopted, within the simulation images png screenshots
<孙斌> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] jitter_eliminate

说明：verilog描述的实用消抖电路，采用三个D触发器和一个JK触发器。使用emacs编写源文件，iverilog仿真通过，内有png仿真图像截屏-verilog descr iption of the practical elimination shake circuit, using three D flip-flop and a JK flip-flop. Prepared source files using the emacs , iverilog simulation adopted
<孙斌> 在 2025-06-18 上传 | 大小：78kb | 下载：0