资源列表
[VHDL编程] i2c总线的vhdl实现和vxworks的文件系统
说明:i2c总线的vhdl实现和vxworks的文件系统-i2c bus VHDL realization and VxWorks file system<> 在 2025-07-19 上传 | 大小:16kb | 下载:1
[VHDL编程] usb1.1_Verilog
说明:usb1.1的设备控制器IP核,是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.<李恒> 在 2025-07-19 上传 | 大小:128kb | 下载:1
[VHDL编程] 数字频率计实验报告
说明:课程设计要求设计并用FPGA实现一个数字频率计,具体设计要求如下: 测量频率范围: 10Hz~100KHz 精度: ΔF / F ≤ ±2 % 系统外部时钟: 1024Hz 测量波形: 方波 Vp-p = 3~5 V 硬件设备:Altera Flex10K10 五位数码管 LED发光二极管 编程语言:Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,<兰> 在 2025-07-19 上传 | 大小:141kb | 下载:1
[VHDL编程] two_d_dct_serial
说明:altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码,语言是:verilog 性能不错,不过资源消耗有点大,可以用来学习多项式变换的DCT算法-ALTERA companies covered in the application of FPGA DSP core 2D DCT source language is : Verilog performance is good, but a bit large consumption of resources can be us<猪猪> 在 2025-07-19 上传 | 大小:24kb | 下载:1
[VHDL编程] risc_cpu
说明:这是一个Verilog HDL编写的RISC cpu的程序,该程序共10个子程序,实现了简单的RISC cpu,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。-This is the RISC cpu code which writed by Verilog HDL.This code has ten subprogram which came true the simple RISC cpu. Beginner can reference this e<施向东> 在 2025-07-19 上传 | 大小:43kb | 下载:1
[VHDL编程] verilog SDRAM core
说明:我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application<于飞> 在 2025-07-19 上传 | 大小:27kb | 下载:1
[VHDL编程] CummingsSNUG2002SJ_FIFO1
说明:Simulation and Synthesis Techniques for Asynchronous FIFO Design<张卫> 在 2025-07-19 上传 | 大小:118kb | 下载:1
[VHDL编程] razzle
说明: 使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document,<石坚> 在 2025-07-19 上传 | 大小:10kb | 下载:1