资源列表
[VHDL编程] razzle
说明: 使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document,<石坚> 在 2025-12-14 上传 | 大小:10kb | 下载:1
[VHDL编程] 用Verilog HDL实现I2C总线功能
说明:用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful<胡路听> 在 2025-12-14 上传 | 大小:118kb | 下载:1
[VHDL编程] des-verilog
说明:des加密算法的verilog语言的实现-des encryption algorithm to achieve the Verilog language<杨云丰> 在 2025-12-14 上传 | 大小:66kb | 下载:1
[VHDL编程] 32位-33M 从模式(target)PCI接口参考设计_lattice
说明:32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only<陈旭> 在 2025-12-14 上传 | 大小:807kb | 下载:1
[VHDL编程] hello_2pwm
说明:NIOS环境PWM的USER LOGIC实例1-NIOS environment PWM USER an example LOGIC<黄建生> 在 2025-12-14 上传 | 大小:2kb | 下载:1
[VHDL编程] 出租车计价器VHDL程序与仿真
说明:出租车计价器VHDL程序与仿真,vhdl源码,对设计这方面的同志们具有很好的参考价值-Taximeter procedures and VHDL simulation, VHDL source code, to this regard, the design of the comrades who have a good reference value! !<温暖感> 在 2025-12-14 上传 | 大小:84kb | 下载:1
[VHDL编程] EDK_timer_ex
说明:EDK_timer_ex定时器计数器的开发 -EDK_timer_ex timer counter Development<杨明> 在 2025-12-14 上传 | 大小:110kb | 下载:1
[VHDL编程] chuzuchejifeixitong
说明:出租车计费系统的 实现,已物理验证。程序简洁。-taxi system of billing, physical verification. Simple procedures.<李超> 在 2025-12-14 上传 | 大小:6kb | 下载:1