资源列表
[VHDL编程] colorlight
说明:用VERILOG编写的用于测试FPGA的跑马灯程序-Prepared for testing with the VERILOG FPGA' s marquee program ....<王子辰> 在 2025-06-14 上传 | 大小:1.88mb | 下载:0
[VHDL编程] lfsr_randgen
说明:randomly generate the input valuse<jagadesh> 在 2025-06-14 上传 | 大小:112kb | 下载:0
[VHDL编程] VerilogHDL_Synthesis
说明:VerilogHDL_Synthesis_A_Practical_Primer,一本经典的verilog教程,详细介绍了可综合的verilog,对于做硬件的很有帮助-VerilogHDL_Synthesis_A_Practical_Primer, a classic verilog tutorial introduces synthesizable verilog, very helpful for the hardware to do<曾健林> 在 2025-06-14 上传 | 大小:4.75mb | 下载:0
[VHDL编程] limit_vhdl
说明:pid控制期中的限幅部分,还有位置式pid代码。从参考书上摘录下来的-pid control clipping part of the period, as well as positional pid code. Down on the extract from the reference<刘大仔> 在 2025-06-14 上传 | 大小:3.2mb | 下载:0
[VHDL编程] FSM
说明: 用程序实现状态机功能,有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中,寄存器逻辑的功能是存储有限状态机的内部状态;而组合逻辑有可以分为次态逻辑和输出逻辑两部分,次态逻辑的功能<李小明> 在 2025-06-14 上传 | 大小:1kb | 下载:0