[VHDL编程] Camera_Interface_Verilog

说明：该源代码包是基于片上系统的摄像头接口的Verilog语言程序，它包括以下5部分：RTL源代码，测试平台，软件仿真C代码，FPGA综合时的sdc和ucf文件，说明文档。-This source code package is the camera interface module based on the SoC use Verilog language. It has the following 5 parts: RTL code, testbench, software simulating
<jinjin> 在 2025-06-13 上传 | 大小：340kb | 下载：0

[VHDL编程] shumaxianshi

说明：用8个数码显示管显示八位数字。采用的期间为CL5461AS共阴极四位数码管（低电平点亮），用FPGA实现电路控制。-Digital display with 8 LED display eight digits. CL5461AS were used during the four LED cathode (low light), with the FPGA implemented circuit control.
<落雪晚霞> 在 2025-06-13 上传 | 大小：1.51mb | 下载：0

[VHDL编程] traffic-light-control

说明：采用VHDL语言实现交通灯开关并且计时功能的控制-Using VHDL language and the timing function of traffic lights control switch
<kaikai> 在 2025-06-13 上传 | 大小：1.39mb | 下载：0

[VHDL编程] statemachine

说明：RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器，输出其除以7所得的余数（4位）-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder
<Gary> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] add3

说明：used to add three 4bit numbers
<cyril> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] and4

说明：used for logical and-ing two 1-bit numbers
<cyril> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] mult

说明：used for multiplexing
<cyril> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 32bitCLA

说明：a carry look ahead adder
<cyril> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] traffc_lght

说明：my project code of traffic light controller in vhdl
<divya> 在 2025-06-13 上传 | 大小：308kb | 下载：0

[VHDL编程] MA_HOA_MANCHESTER

说明：MANCHESTER ENCODING IN VHDL
<nguyen> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] state-machine

说明：状态机，独热码实验，简单的Verilog语言设计For NJU，简单易行-State machine, one-hot code experiment, a simple Verilog language design For NJU, simple
<戴连鹏> 在 2025-06-13 上传 | 大小：566kb | 下载：0

[VHDL编程] Timer

说明：计时器的设计，在Quartus II上运行通过，FOR NJU Cser。使用了signaltap-The design of the timer, run by the Quartus II, FOR NJU Cser. Used signaltap
<戴连鹏> 在 2025-06-13 上传 | 大小：1.84mb | 下载：0