[VHDL编程] lab6

说明：verilog code for clock
<jacob> 在 2025-06-13 上传 | 大小：602kb | 下载：0

[VHDL编程] lab4

说明：this is a verilog code for shift registers
<jacob> 在 2025-06-13 上传 | 大小：223kb | 下载：0

[VHDL编程] Ch8_11

说明：this is a verilog program for a moore machine
<jacob> 在 2025-06-13 上传 | 大小：447kb | 下载：0

[VHDL编程] Verilog_hw_problem1---Copy

说明：this is a verilog program for a mealy machine
<jacob> 在 2025-06-13 上传 | 大小：313kb | 下载：0

[VHDL编程] fpgadrv

说明：arm平台下对FPGA的linux驱动。fpga实现多内核的仲裁策略-platform for FPGA-arm linux driver. fpga arbitration multi-core strategy
<yaqiang> 在 2025-06-13 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog_hw_problem2

说明：this is a verilog program for a moore machine
<jacob> 在 2025-06-13 上传 | 大小：312kb | 下载：0

[VHDL编程] program

说明：This is various parts of encryptor part of DES algorithm.
<Lijothomas> 在 2025-06-13 上传 | 大小：11kb | 下载：0

[VHDL编程] VD-vhdl-Code

说明：this codes are for convolution encoder and Viterbi decoder synthesis and implementation.
<shishir> 在 2025-06-13 上传 | 大小：7kb | 下载：0

[VHDL编程] poc

说明：可以并行的控制多个端口的POC控制器，包括打印机端口等多个端口，且波形模拟通过-Can control multiple ports in parallel POC controllers, including the printer port and other ports, and analog waveform through
<shenhaoxing> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Source

说明：使用VHDL基于CPLD的源程序，程序的功能是做时钟的X分频，输出串行码-CPLD using VHDL source program based on the program' s function is to do X clock frequency, the output serial code
<俊杰> 在 2025-06-13 上传 | 大小：101kb | 下载：0

[VHDL编程] FPGA1

说明：fpga初学者入门用提高fpga设计能力 尽快投入fpga开发-Beginners fpga fpga design capabilities improve as soon as possible with the input fpga development
<zengdeqian> 在 2025-06-13 上传 | 大小：2.85mb | 下载：0

[VHDL编程] FPGA2

说明：fpga初学者入门用提高fpga设计能力 尽快投入fpga开发-Beginners fpga fpga design capabilities improve as soon as possible with the input fpga development
<zengdeqian> 在 2025-06-13 上传 | 大小：2.99mb | 下载：0