资源列表
[VHDL编程] lowpowerfir
说明:This is low power FIR filter, implemented on FPGA Spartan 3 E kit and usin VHDL as the language<gurhans> 在 2025-06-25 上传 | 大小:406kb | 下载:0
[VHDL编程] Digital-Design-with-CPLD-Part1
说明:Digital Design with CPLD Part1 PDF document with examples<Christoffer> 在 2025-06-25 上传 | 大小:44.01mb | 下载:0
[VHDL编程] Digital-Design-with-CPLD-Part2
说明:Digital Design with CPLD Part2 PDF document with examples<Christoffer> 在 2025-06-25 上传 | 大小:35.35mb | 下载:0
[VHDL编程] Digital-Design-with-CPLD-Part3
说明:Digital Design with CPLD Part3 PDF document with examples<Christoffer> 在 2025-06-25 上传 | 大小:36.02mb | 下载:0
[VHDL编程] Cadence-Encounter
说明:8x8 mulitplier. created this file using the midelsim softwre. Tested and simulated. Great waveform, so the testbench is included also. Does anybody knkow how to make a 16x16 arrray multiplier?<rell> 在 2025-06-25 上传 | 大小:2.31mb | 下载:0
[VHDL编程] SRAM
说明:VerilogHDL语言读写SRAM内部数据。SRAM芯片型号为61WV102416ALL,即1024K字,每字16位,共16Mb。工作在100MHz频率下。-VerilogHDL language to read and write internal data SRAM. SRAM chip model 61WV102416ALL, ie 1024K words, each word 16, a total of 16Mb. Work in the 100MHz frequency.<于潇宇> 在 2025-06-25 上传 | 大小:2kb | 下载:0
[VHDL编程] xujuxuanzhe
说明:还用硬件描述语言设计的数据选择器,现代逻辑器件-Also designed using hardware descr iption language data selector, modern logic devices<罗风> 在 2025-06-25 上传 | 大小:2kb | 下载:0
[VHDL编程] port-must-be-called-a-key-law-sweep
说明:一种新的按键扫描方法,用5个IO口就可以扫描20个按键。-A new key scanning method, with five IO ports can scan 20 keys.<sdfsdf> 在 2025-06-25 上传 | 大小:150kb | 下载:0