[VHDL编程] Verilog-HDL

说明：该书、资料主要是介绍基础上的VHDL语言，其语言要素以及表达式-the verilog HDL
<宁> 在 2025-06-25 上传 | 大小：3.98mb | 下载：0

[VHDL编程] timerdisplay

说明：定时器进数码管显示，同按键的扫描一样，数码管的扫描可以使用延时的方式，也可以使用定时器来扫描，使用定时器的优势跟按键扫描部分一样，都是为了使CPU从机械的扫描中解脱出来去处理更多的任务。-Timer into the digital display, with key scanning, digital scanning delay can be used the way, you can also use the timer to scan, with the key advantages o
<詹万华> 在 2025-06-25 上传 | 大小：152kb | 下载：0

[VHDL编程] 3valuestest

说明：code for 3 axis cnc. using 8051 p1=input p2 output
<ram> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] mamawithdisp

说明：this asm program is for 8051 used to control Dc motor in x and y axis direction with lcd-this asm program is for 8051 used to control Dc motor in x and y axis direction with lcd
<ram> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] UJ_Sprat

说明：code for programming floor module of elevator control system based on microcontroller
<Tarik> 在 2025-06-25 上传 | 大小：88kb | 下载：0

[VHDL编程] CLOCK

说明：数电课程设计报告——《数字钟的设计》，包含报告、目录、原理图（dwg格式）-Number of electrical curriculum design- the " digital clock design" , including reports, directories, schematic (dwg format)
<inxe> 在 2025-06-25 上传 | 大小：85kb | 下载：0

[VHDL编程] electronic-clock

说明：用硬件描述语言设计的电子时钟，VHDL，现代逻辑器件-Hardware descr iption language designed electronic clock
<罗风> 在 2025-06-25 上传 | 大小：94kb | 下载：0

[VHDL编程] dds

说明：verilog语言编写，在Quartus II里仿真DDS的产生，包括所有仿真生成的相关文件，-verilog language in the Quartus II DDS in the generation of simulation, including all documents generated by the simulation,
<颜小超> 在 2025-06-25 上传 | 大小：2.87mb | 下载：0

[VHDL编程] EDAhelper

说明：因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量、高速度存储器都采用SDRAM来实现，而且大多都是用专用芯片完成其控制电路，这不但提高了设计成本，而且使系统的硬件电路变得复杂。随着FPGA在嵌入式系统中的广泛应用，如果我们能够结合具体的需要，利用FPGA来设计自己的SDRAM控制器，这些问题就迎刃而解了-During University I studied computer networks have some knowledge about compute
<宁欣> 在 2025-06-25 上传 | 大小：74kb | 下载：0

[VHDL编程] So-you-just-received-an-email-with-an-attachment-

说明：basics verilog code and generation logics
<praha> 在 2025-06-25 上传 | 大小：119kb | 下载：0

[VHDL编程] ahdl--sine-wave-code-with-rom-look-up-table_imp.r

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-06-25 上传 | 大小：8kb | 下载：0

[VHDL编程] look-up-table-for-sine-wave-generation

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-06-25 上传 | 大小：16kb | 下载：0