[VHDL编程] digital_clock

说明：verilog digital clock.四位 有计时器 有秒表 。是学生作业。 原创。 适合初步学习verilog的学生。 -verilog digital clock/4 bits/ up_down/stopwatch
<shisaiyu> 在 2025-06-25 上传 | 大小：803kb | 下载：0

[VHDL编程] display_combine

说明：这是学生做的Verilog HDL 作业。 是一个数字钟。 有时钟，秒表等功能。 原创。-This is the Verilog HDL students to do the job. Is a digital clock. A clock, stopwatch and other functions. The original.
<shisaiyu> 在 2025-06-25 上传 | 大小：826kb | 下载：0

[VHDL编程] Verilog

说明：verilog digital clock
<mini> 在 2025-06-25 上传 | 大小：12kb | 下载：0

[VHDL编程] uart1

说明：vhdl uart module. this file is used to transfer programs frm fpga xilinx spartam 3e kit to desktop pc through rs232 serial port.
<pingakshya> 在 2025-06-25 上传 | 大小：276kb | 下载：0

[VHDL编程] S9_PS2_LCD

说明：ps2+12864,verilog源代码-ps2+12864, verilog source code. .
<王半田> 在 2025-06-25 上传 | 大小：759kb | 下载：0

[VHDL编程] S10_PS2_RS232

说明：verilog+ps2+rs232..不错的源代码-verilog+ ps2+ rs232
<王半田> 在 2025-06-25 上传 | 大小：1.54mb | 下载：0

[VHDL编程] S13_VIDEO_IN_S_VIDEO

说明：verilog语言，video程序。需要的-verilog+ vidio
<王半田> 在 2025-06-25 上传 | 大小：2.22mb | 下载：0

[VHDL编程] USART_01_PHONE

说明：pic16f1937 Uart to at command
<Mrk> 在 2025-06-25 上传 | 大小：272kb | 下载：0

[VHDL编程] code

说明：VHDL实现的LAPS协议实现的（LAPS：Link Access Procedure-SDH（SDH 上的链路接入规程））。包括发送机和接收机的程序-VHDL implementation of LAPS protocol implementation (LAPS: Link Access Procedure-SDH (SDH Link Access Procedure on)). Including procedures for transmitter and receiver
<王侃> 在 2025-06-25 上传 | 大小：5kb | 下载：0

[VHDL编程] 15-PWM

说明：pwm 调光 不同脉宽的pwm调节脉宽，通过占空比来调节二极管的亮度-The light pulse width different PWM PWM adjust pulse width, through the accounting for adjusting the brightness of the diode than empty
<黄浦江> 在 2025-06-25 上传 | 大小：22kb | 下载：0

[VHDL编程] dianziqin

说明：用verilong语言编写的8键简易电子琴，并下载到FPGA仿真，能实现功能-Verilong language with simple 8 key keyboard, and downloaded to the FPGA simulation, to achieve functional
<查宇力> 在 2025-06-25 上传 | 大小：207kb | 下载：0

[VHDL编程] verilog

说明：卡内基梅陇大学verilog课程讲义，对初学者或是想进一步提高的硬件编程者都不错-verilog workshop
<田皓> 在 2025-06-25 上传 | 大小：230kb | 下载：0