[VHDL编程] 0

说明：用VHDL语言设计一个校验器，用for loop实现8位数据的偶校验，-With a for loop to achieve 8-bit data parity
<李红蕾> 在 2025-06-26 上传 | 大小：12kb | 下载：0

[VHDL编程] Audio_Demo

说明：基于xilinx的音频视频嵌入式源代码，用于播放.mp3文件。-Xilinx-based audio and video embedded source code, used to play. Mp3 files.
<王亚> 在 2025-06-26 上传 | 大小：51kb | 下载：0

[VHDL编程] FAT32

说明：基于nios II的FAT32文件系统,SOPC调试通过了的-FAT32 based on nios II
<谭双平> 在 2025-06-26 上传 | 大小：4kb | 下载：0

[VHDL编程] I2C

说明：基于nios II的I2C接口控制代码，sopc调试通过-I2C based on nios II
<谭双平> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] SD_driver

说明：基于nios II 的SD卡驱动程序，sopc调试通过-SD card based on nios II
<谭双平> 在 2025-06-26 上传 | 大小：3kb | 下载：0

[VHDL编程] wirelessSend

说明：无线模块PTR6100的verilog数据发送控制代码-code of the wireless module of PTR6100 based on verilog
<谭双平> 在 2025-06-26 上传 | 大小：2kb | 下载：0

[VHDL编程] ReceiveCypress3

说明：无线模块PTR6100的verilog数据接收控制代码-code of wireless module of PTR6100 based on verilog
<谭双平> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] altera_inspector.log

说明：vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL -code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device
<王川> 在 2025-06-26 上传 | 大小：2.62mb | 下载：0

[VHDL编程] jf

说明：verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
<王川> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] mult8

说明：8位的加法器，在quartus在通过编译并能实现功能-Eight of the adder, in quartus in through the compilation and can realize the function
<王川> 在 2025-06-26 上传 | 大小：103kb | 下载：0

[VHDL编程] key-lcd

说明：键盘 led 控制 按一个键 对应点的led灯亮-key
<xiaoli> 在 2025-06-26 上传 | 大小：57kb | 下载：0

[VHDL编程] FADDER

说明：vhdl一位全加器由两个半加器和一个或门组成 -This is a vhdl of udcnt4
<humingli> 在 2025-06-26 上传 | 大小：272kb | 下载：0