[VHDL编程] Circuit-with-a-combination-of-ROM

说明：用组合电路实现的ROM，采用Verilog HDL语言进行编写。-Circuit with a combination of ROM, using Verilog HDL language for writing.
<快乐天使> 在 2026-01-12 上传 | 大小：174kb | 下载：0

[VHDL编程] 256_16_RAM_Block

说明：本例子实现了一个256*16的ROM块的实现方法，介绍了基本的ROM的verilog HDL编程方法。-This example implements a 256* 16 block of ROM implementation, describes the basic programming of ROM verilog HDL.
<快乐天使> 在 2026-01-12 上传 | 大小：260kb | 下载：0

[VHDL编程] Verilog-to-do-SD-card

说明：本文档内是基于Verilog HDL的SD卡SPI模式下的读写程序，内有详细的注释，且通俗易懂。-This document is based on Verilog HDL in the SD card in SPI mode to read and write procedures, which are detailed notes, and easy to understand.
<快乐天使> 在 2026-01-12 上传 | 大小：8kb | 下载：0

[VHDL编程] BAK

说明：实现可判断闰年的万年历，未使用除法运算，可用于多种综合工具-This module work as a calendar which can judge leapyears without divider
<ken> 在 2026-01-12 上传 | 大小：6kb | 下载：0

[VHDL编程] prbs_suite_latest.tar

说明：is the implementation of PRBS
<vaibhav> 在 2026-01-12 上传 | 大小：6kb | 下载：0

[VHDL编程] CC2530_PWM

说明：基于cc2530的生成PWM波程序，自动调节占空比，以调节节能灯的亮度。-Based on the formation of the program cc2530 PWM waves, automatic regulation occupies emptiescompared to adjust the brightness of the energy-saving lamps.
<扬惠普> 在 2026-01-12 上传 | 大小：41kb | 下载：0

[VHDL编程] maiobiao

说明：具有加、减计数以及置数报警功能的计数器，采用三个数码管显示，555产生1秒的脉冲，三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
<龙龙> 在 2026-01-12 上传 | 大小：81kb | 下载：0

[VHDL编程] MUXK

说明：双多2选1多路选择器,文件中工程与源程序都有，直接运行就可以了，你懂的-The assembly includes all required documents，and you can achieve full functionality,if you set up Quartus,you can enjoy it.
<雪山飞狐> 在 2026-01-12 上传 | 大小：264kb | 下载：0

[VHDL编程] UART

说明：this is a useful uart_vhdl source code
<lizhibin> 在 2026-01-12 上传 | 大小：18kb | 下载：0

[VHDL编程] MC34063

说明：34063cad isspic 的库文件-34063cad isspic
<saul> 在 2026-01-12 上传 | 大小：33kb | 下载：0

[VHDL编程] softdrink

说明：饮料自动投币售卖机核心控制电路，功能包括开始操作，取消操作，找零，用Verilog实现-Automatic beverage vending machines coin core control circuit functions include start operation, cancel the operation, give change, achieved using Verilog
<wangwei> 在 2026-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog1

说明：用verilog语言编写的6分频分频计数器。分频后用来控制蜂鸣器响，也可以修改代码做成更高分频的计数器。压缩包内也包含此分频器的modelsim仿真文件-Verilog language with 6 frequency divider counter. Frequency and used to control the buzzer sound, you can modify the code to make a higher frequency counter. Compressed pac
<广子> 在 2026-01-12 上传 | 大小：140kb | 下载：0