[VHDL编程] maiobiao

说明：具有加、减计数以及置数报警功能的计数器，采用三个数码管显示，555产生1秒的脉冲，三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
<龙龙> 在 2025-06-26 上传 | 大小：81kb | 下载：0

[VHDL编程] MUXK

说明：双多2选1多路选择器,文件中工程与源程序都有，直接运行就可以了，你懂的-The assembly includes all required documents，and you can achieve full functionality,if you set up Quartus,you can enjoy it.
<雪山飞狐> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] UART

说明：this is a useful uart_vhdl source code
<lizhibin> 在 2025-06-26 上传 | 大小：18kb | 下载：0

[VHDL编程] MC34063

说明：34063cad isspic 的库文件-34063cad isspic
<saul> 在 2025-06-26 上传 | 大小：33kb | 下载：0

[VHDL编程] softdrink

说明：饮料自动投币售卖机核心控制电路，功能包括开始操作，取消操作，找零，用Verilog实现-Automatic beverage vending machines coin core control circuit functions include start operation, cancel the operation, give change, achieved using Verilog
<wangwei> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog1

说明：用verilog语言编写的6分频分频计数器。分频后用来控制蜂鸣器响，也可以修改代码做成更高分频的计数器。压缩包内也包含此分频器的modelsim仿真文件-Verilog language with 6 frequency divider counter. Frequency and used to control the buzzer sound, you can modify the code to make a higher frequency counter. Compressed pac
<广子> 在 2025-06-26 上传 | 大小：140kb | 下载：0

[VHDL编程] verilog2

说明：用verilog语言编写的按键消抖程序。通过下降沿检测法可以判断出是否按键。压缩包内也包含此按键消抖程序的modelsim仿真文件。-Verilog language with key debounce process. By falling edge detection method can determine whether the key. This compressed package also contains procedures for key debounce modelsim
<广子> 在 2025-06-26 上传 | 大小：179kb | 下载：0

[VHDL编程] verilog3

说明：用verilog语言编写的按键控制流水灯实验程序。通过3个按键可以分别控制流水灯的亮灭、左移、右移。压缩包内也包含此按键控制流水灯实验程序的modelsim仿真文件。-Verilog language with control buttons light water experimental procedure. By three buttons can control the light water lights off, left, right. This archive also cont
<广子> 在 2025-06-26 上传 | 大小：186kb | 下载：0

[VHDL编程] baketball40s

说明：篮球40s倒计时控制器，能够预置数，并且实现报警功能，是一个课程设计的题目！-This is a baketball time controller for 40 seconds,which can provide the warning signal and the previous count,and it is a class design title.
<> 在 2025-06-26 上传 | 大小：990kb | 下载：0

[VHDL编程] verilog4

说明：用verilog语言编写的数码管显示实验程序。通过分频计数来使数码管以640ms间隔从1变化到F。压缩包内也包含此数码管显示实验程序的modelsim仿真文件。-Verilog language with digital display test program. By dividing the clock count to make the digital control to 640ms intervals from 1 to F. This package also contains a
<广子> 在 2025-06-26 上传 | 大小：77kb | 下载：0

[VHDL编程] verilog5

说明：用verilog语言编写的4位乘法器程序。通过循环移位进行4位二进制数的乘法运算。压缩包内也包含此4位乘法器程序的modelsim仿真文件。-Verilog language with 4-bit multiplier process. By cyclic shift for 4-bit binary number multiplication. This compressed package also contains four multipliers modelsim simulation
<广子> 在 2025-06-26 上传 | 大小：212kb | 下载：0

[VHDL编程] verilog6

说明：用verilog语言编写的VGA显示程序。通过本程序可以学习到VGA显示原理，及如何用verilog语言编写vga显示程序。压缩包内也包含此VGA显示程序的modelsim仿真文件。-Verilog language with the VGA display program. Through this program can learn to VGA Display principles, and how to use the verilog language vga display progr
<广子> 在 2025-06-26 上传 | 大小：275kb | 下载：0