[VHDL编程] test1

说明：8阶iir滤波器的vhdl程序，可以实现，运行能得到结果-it can be ture
<zhu> 在 2025-06-23 上传 | 大小：1.21mb | 下载：0

[VHDL编程] program

说明：my file contain programns on D ,S-R,T, and counter programs
<saravana> 在 2025-06-23 上传 | 大小：14kb | 下载：0

[VHDL编程] multipliers

说明：my file contain programns on D ,S-R,T, and counter programs
<saravana> 在 2025-06-23 上传 | 大小：39kb | 下载：0

[VHDL编程] 0903040114

说明：译码器电路源代码的设计流程激励等一些列文件，主要是源代码。-code translate
<徐晓江> 在 2025-06-23 上传 | 大小：79kb | 下载：0

[VHDL编程] reg16

说明：此能把按键所输入的译码出来，反应到数码管上面。-This key can decode it entered the reaction tube to the top of the digital.
<jakin> 在 2025-06-23 上传 | 大小：273kb | 下载：0

[VHDL编程] clock-_final_advI

说明：一个数字钟，用verilog编写的，可以暂停，有闹钟，有秒表，功能齐全-clock
<朱辉> 在 2025-06-23 上传 | 大小：5.24mb | 下载：0

[VHDL编程] OV7670initial

说明：ov7670硬件初始化代码，运行在alteral cyclone 2 fpga上-the hardware initializition of ov7670,running at cyclone 2 fpga platform
<黄茂才> 在 2025-06-23 上传 | 大小：473kb | 下载：0

[VHDL编程] verilog-mac

说明：这是一个以太网的mac程序，verilog写的，可方正 可实现-this is a mac implementation using verilog，you can emulate it or implement it directly
<王凯> 在 2025-06-23 上传 | 大小：125kb | 下载：0

[VHDL编程] FIFO

说明：FIFO的设计，用Verilog HDL语言编写-The design of FIFO,using Verilog HDL program language
<Benny> 在 2025-06-23 上传 | 大小：430kb | 下载：0

[VHDL编程] chuankou

说明：用Verilog HDl语言实现CPLD与电脑的串口通讯-Use Verilog HDL to make it communicate
<fuxingyin> 在 2025-06-23 上传 | 大小：420kb | 下载：0

[VHDL编程] stepper_motor

说明：control stepper motor by fpga card with vhdl program
<voltaire> 在 2025-06-23 上传 | 大小：168kb | 下载：0

[VHDL编程] shizihong

说明：用VHDL语言编写数字钟的程序，实现数字钟的几个功能，如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
<小西> 在 2025-06-23 上传 | 大小：2kb | 下载：0