资源列表
[VHDL编程] sig_control
说明:交通信号灯的verilog实现,里面包含有源程序和仿真图。-Verilog realize traffic lights, which contains the source code and simulation diagram.<彭琦> 在 2025-07-28 上传 | 大小:2.79mb | 下载:0
[VHDL编程] mp3_player
说明:用vhdl结合sopc编写的MP3的程序 可以在硬件上跑通 包含仿真程序-Written in conjunction with vhdl MP3 sopc program can run on the hardware via emulation program included<li> 在 2025-07-28 上传 | 大小:5.93mb | 下载:0
[VHDL编程] std_ovl_v2p7_Feb2013
说明:目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL刚Verilog,最近在做AXI协议验证的时候用到,分享下-The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.<张无忌> 在 2025-07-28 上传 | 大小:4.79mb | 下载:0
[VHDL编程] nand_model
说明:Nand Flash的Verilog代码,可以用于对nand flash操作的仿真-Verilog code of Nand Flash. It can be used for nand flash operate simulation.<张无忌> 在 2025-07-28 上传 | 大小:66kb | 下载:0
[VHDL编程] PS2-verification
说明:It is made a verification of a FPGA board with a keyboard and a VGA<anutzu07> 在 2025-07-28 上传 | 大小:9kb | 下载:0
[VHDL编程] UART-finite-state-machine
说明:基于Verilog语言的,用有限状态机实现Uart,很实用-UART design based on finite state machine<黎杰> 在 2025-07-28 上传 | 大小:218kb | 下载:0
[VHDL编程] clock
说明:设计一台能显示时、分、秒的数字电子钟,具体要求如下: (1)时计数器用24进制计时电路,分、秒计数器用60进制计分、计秒电路; (2)可手动校时,能分别进行时、分的校正; (3)能实现整点报时功能。 -Design a table can display hours, minutes and seconds of digital electronic clock, the specific requirements are as follows: (a) when the cou<mike> 在 2025-07-28 上传 | 大小:913kb | 下载:0