[VHDL编程] UART

说明：FPGA实现串口的收发，可以改波特率。Verilog HDL语言-FPGA Verilog HDL
<kuangbin> 在 2025-12-23 上传 | 大小：858kb | 下载：0

[VHDL编程] Xilinx-ISE9.x-FPGA_CPLD(source).RAR

说明：Xilinx ISE9.x FPGA_CPLD一书的例程代码-Xilinx ISE9.x FPGA_CPLD a book routines code
<杨树> 在 2025-12-23 上传 | 大小：8.19mb | 下载：0

[VHDL编程] FPGA_of_CMI

说明：基于FPGA的CMI编码和解码程序，采用VHDL语言设计，通过了仿真验证。-FPGA-based CMI coding and decoding procedures, using VHDL language design, through simulation.
<王东> 在 2025-12-23 上传 | 大小：4kb | 下载：0

[VHDL编程] pingball

说明：带声音的弹球小游戏,课余设计，使用VHDL-Pinball game with sound
<wenjia> 在 2025-12-23 上传 | 大小：1.08mb | 下载：0

[VHDL编程] shuzhizhong

说明：实现时钟显示,各个模块代码都有，对提高VHDL有帮助-Achieve clock display, each module has a code, help to improve the VHDL
<蒋礼根> 在 2025-12-23 上传 | 大小：174kb | 下载：0

[VHDL编程] VLSI-Project-Median-filer

说明：FPGA和ASIC实现的图像中值滤波模块，各模块的仿真结果以及MATLAB,Modelsim联合仿真。这是中科大超大规模集成电路设计优化的final project。附有最终版的report和presention。-FPGA and ASIC implementation of image filtering modules, each module of the simulation results and MATLAB, Modelsim co-simulation. This is the
<刘星宇> 在 2025-12-23 上传 | 大小：14.11mb | 下载：0

[VHDL编程] a_vhdl_can_controller_latest.tar

说明：CAN 总线的IP核，采用VHDL语言编写。适用各类FPGA-CAN bus IP core, using VHDL language. Apply to the various FPGA
<xuyanwu> 在 2025-12-23 上传 | 大小：40kb | 下载：0

[VHDL编程] VHDL-DDS

说明：基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率-FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency
<春雷> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LED_test

说明：LED test about the testing of led on fpga
<enlic> 在 2025-12-23 上传 | 大小：399kb | 下载：0

[VHDL编程] i2c_reg

说明：用verilog实现的一个从机的I2C通信模块，测试通过可用，已经在项目用的了！-Using verilog achieve a slave I2C communication module, the test is available, has been used in the project!
<linhanxiong> 在 2025-12-23 上传 | 大小：3kb | 下载：0

[VHDL编程] Timing_Constraints_and_Optimization

说明：SYSNOSYS公司给的关于数字后端时序分析的资料，对于学习数字设计有非常大的帮助，讲得非常全面-SYSNOSYS company gives back timing analysis on digital information, for learning digital design has a very big help, speak very comprehensive
<linhanxiong> 在 2025-12-23 上传 | 大小：1.97mb | 下载：0

[VHDL编程] Timing

说明：国外关于时序设计的一本非常好的书，写得非常详细，包括时序的分析的原理-Abroad on timing design of a very good book, written in great detail, including the principle of timing analysis, etc.
<linhanxiong> 在 2025-12-23 上传 | 大小：5.28mb | 下载：0