[VHDL编程] EDA-clockr

说明：EDA技术之数字时钟，带有定时闹钟功能-The EDA technology digital clock, alarm clock with timer function. . . . . . . . . . .
<凌寒> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] 08_motor

说明：motor interfacing with fpga
<uzair> 在 2025-06-20 上传 | 大小：313kb | 下载：0

[VHDL编程] 7segment

说明：使用DE2开发板进行数码管和LED灯控制程序，利用18个拨码开关控制18个红色LED灯并控制数码管显示。-DE2 performed using digital control and LED light control procedures
<lizhensong> 在 2025-06-20 上传 | 大小：268kb | 下载：0

[VHDL编程] 32bitvhdl

说明：基于硬件描述语言的通过加法器实现的32位乘法器-Hardware descr iption language implemented by the adder 32 of the multiplier
<gengzhans> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] LDPC_FPGA

说明：LDPC码的FPGA实现，大家相互学习下-the code of LDPC implementation by FPGA
<刘苍> 在 2025-06-20 上传 | 大小：15kb | 下载：0

[VHDL编程] BPSK

说明：在quartues ii环境下编译的M序列码的BPSK调制-BPSK modulation compiler environment under quartues ii M-sequence code
<lhd> 在 2025-06-20 上传 | 大小：5.67mb | 下载：0

[VHDL编程] xinhaofashengqi

说明：信号发生器，可产生多种信号，频率相位可自由控制-Signal generator, can produce a variety of signals, the frequency can be freely controlled phase
<zhongjian> 在 2025-06-20 上传 | 大小：4.72mb | 下载：0

[VHDL编程] mod_demod

说明：用matlab仿真4FSK调制 包括一个SRRC滤波器 一个3级CIC滤波器-realize 4FSK modulation
<华惟哲> 在 2025-06-20 上传 | 大小：417kb | 下载：0

[VHDL编程] FPGA-chaoshengbo-

说明：fpga 超声波测试 verilog源码，测试可用，也可当参考-fpga verilog source of ultrasonic testing, the test is available, it can be used as a reference
<徐松> 在 2025-06-20 上传 | 大小：417kb | 下载：0

[VHDL编程] 2014-4-23

说明：正弦信号发生器，rom78需要自己设置。请参考其他资料-Sinusoidal signal generator
<王柳> 在 2025-06-20 上传 | 大小：5kb | 下载：0

[VHDL编程] run_led

说明：Xilinx FPGA, ISE工程文件，Verilog语言实现流水灯，设计了分频器，可精确到点亮时间为一秒，可控制流水灯左右移位方向-Xilinx FPGA, ISE project file, Verilog language water lights, designed divider, accurate to one second light time, you can control the direction of light water left shift
<zy> 在 2025-06-20 上传 | 大小：297kb | 下载：0

[VHDL编程] arbiter2

说明：The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using the fastest logic constructs
<thanh> 在 2025-06-20 上传 | 大小：1kb | 下载：0