资源列表
[VHDL编程] eluosi_game
说明:使用Quartus II 9.1完成俄罗斯方块游戏,只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use<韩闯> 在 2025-12-16 上传 | 大小:2.08mb | 下载:0
[VHDL编程] fpga-fir
说明:使用Quartus II 9.1完成低通FIR滤波器的实现,在任意开发板上都能实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 the realization of the complete low pass FIR filter, can be implemented in any development board. The operation is simple, the use of VHDL and the Verilog langua<韩闯> 在 2025-12-16 上传 | 大小:1.34mb | 下载:0
[VHDL编程] khanom-heydari
说明:Floaaattiing poiiint for vhd-Floaaattiing poiiint for vhdlll<farnaz> 在 2025-12-16 上传 | 大小:177kb | 下载:0
[VHDL编程] rs422_r
说明:此功能模块实现了422标准协议的单字节接收功能,采用了起始位+8位数据位+奇校验+1停止位的方式,实现了串行输入并行输出的功能。-This function module implements the standard protocols 422 single-byte receive function, using the start bit+ 8 data bits odd parity+1+ stop bits, enabling a serial input parallel outpu<小白> 在 2025-12-16 上传 | 大小:2kb | 下载:0
[VHDL编程] rs422_t
说明:此功能模块实现了422标准协议的单字节发送功能,采用了起始位+8位数据位+奇校验+1停止位的方式,实现了并行输入串行输出的功能。-This function module implements the standard protocols 422 single-byte transmit function, the start bit+ 8 data bits odd parity+1+ stop bits, enabling a parallel input serial output.<小白> 在 2025-12-16 上传 | 大小:2kb | 下载:0