[VHDL编程] encoder

说明：基于1553B 模块 decoder 程序(decode_1553b_model.v)
<雷力风神 > 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：10秒计数器模块ＶＨＤＬ源程序，在FPGA中实现计数器功能(10 seconds counter module VHDL source code, in FPGA realize counter function)
<cainiaolaoda > 在 2025-06-08 上传 | 大小：1.25mb | 下载：0

[VHDL编程] clk1hz

说明：工程上常用到的1Hz的时钟信号，采用VHDL语言来编写的(1Hz clock signals commonly used in engineering, the use of VHDL language to write)
<时光流转 > 在 2025-06-08 上传 | 大小：389kb | 下载：0

[VHDL编程] sdram

说明：sdram的控制程序，以及相关的testbench(sdram control module)
<大地2020 > 在 2025-06-08 上传 | 大小：125kb | 下载：0

[VHDL编程] mf081

说明：Power System Transient Stability Program, can be transient stability, Rapid expansion of random spanning tree algorithm, FMCW frequency modulated continuous wave radar range and angular measurements.
<jenglengying > 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] C4_24

说明：24计数器，并用两个7段数码管分别显示个位和十位(24 counter, and digital display)
<尘之皓 > 在 2025-06-08 上传 | 大小：1.58mb | 下载：0

[VHDL编程] GTP-ip核使用

说明：主要对GTP模块进行划分，主要对功能模块在中文描述(GTP module is mainly divided into the main function module described in Chinese)
<达达1543 > 在 2025-06-08 上传 | 大小：1.75mb | 下载：0

[VHDL编程] i2s_rx

说明：i2s 音频接收模块，接收双声道数据，适用于i2s左对齐模式(I2S audio receiving module)
<chenxuan123456 > 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：uart接收模块 // 波特率：9600 // 数据位：8 // 停止位：1 // 校验位：0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：// 功能： UART发送模块 // // 波特率：9600 // 数据位：8 // 停止位：1 // 校验位：0(/ / function: UART transmission module / / Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
<chenxuan123456 > 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] verilogiic1121

说明：tvp5150视频解码，平台quartus II(tvp5150 Video decoding,quartus II)
<伽昇 > 在 2025-06-08 上传 | 大小：470kb | 下载：0