[VHDL编程] kcsj

说明：利用Verilog层次化设计的多功能数字时钟，可以调时，设置闹钟，仿广播台整点报时(The use of Verilog hierarchical design of multi-functional digital clock, you can set the alarm clock, similar to the broadcast station, the whole point of time)
<SEEC > 在 2025-06-09 上传 | 大小：934kb | 下载：0

[VHDL编程] rtc.tar

说明：zynq rtc例程 测试好使的，非常好用，可供参考(zynq rtc program,have been verified)
<shelihuang > 在 2025-06-09 上传 | 大小：277kb | 下载：0

[VHDL编程] FIR滤波器

说明：STM32f407 DSP库应用 FIR滤波器 用示波器测试PA8，可以测出1Khz的正弦波。如果不是，修改PWM参数，使其正好为1Khz.(STM32f407 DSP library uses FIR filter Oscilloscope PA8 test, you can measure the sine wave of 1Khz. If not, modify the PWM parameter to make it exactly 1Khz.)
<jack5117 > 在 2025-06-09 上传 | 大小：23.07mb | 下载：0

[VHDL编程] CANNY

说明：对特定图片进行canny边缘检测。首先是高斯模糊，然后sobel算子处理，再局部极大值确定，最后阈值判断。(Canny edge detection for a particular picture. The first is the Gauss fuzzy, and then the Sobel operator is processed, and then the local maximum is determined, and finally the threshold is judged
<TonytheGreat > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] led_test

说明：实现流水灯的控制verilog程序，源程序vivado 2015.4(Achieve water light control, Verilog procedures)
<win1234 > 在 2025-06-09 上传 | 大小：7.1mb | 下载：0

[VHDL编程] mian

说明：系统上电后，数码管低五位显示00000，按下PLUSE按键，显示数值加1(After power on, the digital tube is low, five shows 00000, press the PLUSE button, display the value plus 1)
<赵11 > 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] USB2.0的IP核（详细verilog源码和文档）

说明：USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
<kelvinlu > 在 2025-06-09 上传 | 大小：191kb | 下载：0

[VHDL编程] 08_lwip

说明：zynq7000 下 lwip例程，经过测试，好用(zynq7000 lwip program)
<shelihuang > 在 2025-06-09 上传 | 大小：52.34mb | 下载：0

[VHDL编程] seq

说明：实现序列检测功能，新手编程，已经在modelsim里检验过了功能完整，内附模块化testbench(Sequence detection function, novice programming)
<橙鸽 > 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] DDS波形发生器

说明：DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)
<jacktk@buaa.edu.cn > 在 2025-06-09 上传 | 大小：386kb | 下载：0

[VHDL编程] cordic

说明：使用verlog语音实现cordic 算法，在DE2 115平台上已验证。(Implementation cordic algorithm)
<chen_zc > 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] Digital_clock

说明：教程 基于FPGA的智能闹钟，控制NOKIA5110(Intelligent alarm clock based on FPGA, control N O K I A 5110)
<Terence Zhao > 在 2025-06-09 上传 | 大小：622kb | 下载：0