[VHDL编程] sccb_Protocol

说明：该模块实现了SCCB通信协议的基本时序，经板级调试可用(Implement SCCB communication protocol)
<黄小杰 > 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] yunpai_v70

说明：Using weighted model nodes in the network strength and weight are power law distribution, The IMC - PID is using the internal model control principle for PID parameters is calculated, DC-DC power single-part set-loop control.
<nqppurtc > 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] dean_1497192314538

说明：LINUX编程方面的资料，我只是为了下载才这个的(NOsjfjksdhfsdhfjsdhfkjsdhfjsdh)
<ghosnp > 在 2025-06-09 上传 | 大小：124kb | 下载：0

[VHDL编程] dds(1)

说明：基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
<电磁驱动 > 在 2025-06-09 上传 | 大小：10.51mb | 下载：0

[VHDL编程] ARINC429航空总线协议标准

说明：429总线，协议及相关介绍，机载航电设备通讯总线(FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol,)
<shukuang > 在 2025-06-09 上传 | 大小：346kb | 下载：0

[VHDL编程] adder

说明：实现四位加法器，适合初学者学习VHDL语言(it's an addler of four bits which is designed for the new designer of VHDL)
<秦秦秦 > 在 2025-06-09 上传 | 大小：85kb | 下载：0

[VHDL编程] m60v20161109

说明：用verilog语言实现的模为60的计数器，经编译合格，利用quarter2及以上可以直接使用(Using Verilog language to achieve the modulus of 60 counters, compiled by qualified, using quarter2 and above can be used directly)
<风行者199765 > 在 2025-06-09 上传 | 大小：268kb | 下载：0

[VHDL编程] m60component20161109

说明：用verilog语言实现的模为60的计数器，经编译合格，利用quarter2及以上可以直接使用，并使用了分块模式(Using Verilog language to achieve the modulus of 60 counters, compiled by qualified, using quarter2 and above can be used directly, and the use of sub block mode)
<风行者199765 > 在 2025-06-09 上传 | 大小：273kb | 下载：0

[VHDL编程] ad

说明：这是用vhdl语言实现ad转换的源码，用quartus实现。(ad transform using vhdl)
<JJJJJJJJJ > 在 2025-06-09 上传 | 大小：658kb | 下载：0

[VHDL编程] F0501

说明：汽车VCU控制器测试工装的程序，STM32单片机扩展总线读写FPGA内部RAM，DDS方式产生PWM，PWM频率，脉宽测量功能(Automotive VCU controller test tooling procedures, STM32 microcontroller expansion bus read and write FPGA, the internal RAM, DDS way to generate PWM, PWM frequency, pulse width measurem
<nan211 > 在 2025-06-09 上传 | 大小：7.32mb | 下载：0

[VHDL编程] FPGA-频率计（等精度测频+SPI通信）

说明：本程序采用FPGA编程，实现等精度测频的程序，并且有实现SPI通信的程序。(This procedure uses FPGA programming, such as precision frequency measurement procedures, and to achieve SPI communication procedures.)
<默默离开了 > 在 2025-06-09 上传 | 大小：1.35mb | 下载：0

[VHDL编程] UDP_verilog

说明：Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc.
<sunhaichaook@163.com> 在 2017-07-13 上传 | 大小：16.61kb | 下载：0