资源列表

« 1 2 ... .06 .07 .08 .09 .10 4111.12 .13 .14 .15 .16 ... 4310 »

[VHDL编程数字信号处理的FPGA实现-第三版-verilog源程序

说明:数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
<btty > 在 2025-06-09 上传 | 大小:4.36mb | 下载:0

[VHDL编程i2c_latest.tar

说明:基于verilog的I2C接口协议代码,支持EEPROM(Verilog based I2C interface protocol code, support EEPROM)
<老杜123 > 在 2025-06-09 上传 | 大小:1.41mb | 下载:0

[VHDL编程SEQ_DETECTOR

说明:这是一个四位串行数据检测器,一共有三种模式可以选择:递增(检测连续四位递增序列),递减(检测连续四位递减序列)和不变(检测连续四位不变序列)。整个设计采用同步时钟,异步复位,用米利状态机,并配置好了仿真环境和仿真文件。(This is a four bit sequence detector, including three modes that can be selected: increment mode (detecting four consistency increment data)
<LLawliet > 在 2025-06-09 上传 | 大小:1.77mb | 下载:0

[VHDL编程FMT

说明:基于vhdl设计的数字频率计,后面还加了个与fpga通信的模块(Digital frequency meter based on VHDL design, and later added a module to communicate with FPGA)
<羲曜 > 在 2025-06-09 上传 | 大小:13.11mb | 下载:0

[VHDL编程he

说明:利用VHDL实现判向计数器,并且在数码管上实现显示。可以在XILINX开发板上实现对应功能,仿真也能实现。(The use of VHDL realize the counter counter, and in the digital tube to achieve display. The corresponding function can be implemented on the XILINX development board, and the simulation can also
<勿要归晚 > 在 2025-06-09 上传 | 大小:730kb | 下载:0

[VHDL编程TutorialSpartan3EBasys

说明:it is the file which is named as starting KIT for Spartan 3E
<Saad_01 > 在 2025-06-09 上传 | 大小:457kb | 下载:0

[VHDL编程LCDF3_Verilog_Ch_4

说明:This is the Spartan 3E tutorial.
<Saad_01 > 在 2025-06-09 上传 | 大小:143kb | 下载:0

[VHDL编程s3esk_frequency_counter

说明:This is the Spartan 3E tutorial_01.
<Saad_01 > 在 2025-06-09 上传 | 大小:491kb | 下载:0

[VHDL编程s3esk_picoblaze_dac_control

说明:This is the Spartan 3E tutorial_02.
<Saad_01 > 在 2025-06-09 上传 | 大小:442kb | 下载:0

[VHDL编程s3esk_rotary_encoder_interface

说明:This is the Spartan 3E tutorial_03.
<Saad_01 > 在 2025-06-09 上传 | 大小:269kb | 下载:0

[VHDL编程PicoBlaze_PWM_control_rev1

说明:This is the Spartan 3E tutorial_04.
<Saad_01 > 在 2025-06-09 上传 | 大小:374kb | 下载:0

[VHDL编程关于timescale的用法

说明:关于verilog timescale的解释(verilog)
<chen168 > 在 2025-06-09 上传 | 大小:17kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 4111.12 .13 .14 .15 .16 ... 4310 »

源码中国 www.ymcn.org