[VHDL编程] CRC16

说明：CRC循环冗余校验码的执行与描述，以及实现CRC计算(CRC cyclic redundancy check code execution and descr iption)
<huangyichen> 在 2025-06-16 上传 | 大小：289kb | 下载：0

[VHDL编程] agc

说明：数字自动增益控制 AGC （automatic gain control） Verilog(automatic gain control Verilog)
<luoji> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] sycclk

说明：it s modul of clock in fpga vhdl where the cycle is 25 MHz enjoy
<hicham402> 在 2025-06-16 上传 | 大小：3kb | 下载：0

[VHDL编程] led

说明：实现跑马灯的verilog程序 更方便的学习 适合初学者的程序 通俗易懂(Marquee realize verilog program easier to learn for beginners program straightaway)
<啧啧啧> 在 2025-06-16 上传 | 大小：31kb | 下载：0

[VHDL编程] dwinTest

说明：用于dwin屏测试程序，分辨率为800*480.(use for dwin test)
<wx123321> 在 2025-06-16 上传 | 大小：909kb | 下载：0

[VHDL编程] free_map

说明：The target is the first field so just update the pointers.
<nanzgfun> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] txd_interface

说明：串口发送接口控制联合uart_txd_contrl实现(uart TXD Verilog)
<王峰> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] zongceshi

说明：普中HC6800-ES V2.0总测试程序 原版无修改(HC6800-ES V2.0)
<Tony Alvin> 在 2025-06-16 上传 | 大小：215kb | 下载：0

[VHDL编程] CPU

说明：计算机组织与结构课程设计，使用VHDL设计一个简单功能的CPU。该CPU拥有基本的指令集，并且能够使用指令集运行简单的程序。另外，CPU的控制器部分（CU）采用微程序设计方式。(The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to g
<马晨> 在 2025-06-16 上传 | 大小：7.07mb | 下载：0

[VHDL编程] S26

说明：this is S26 program in visual studio, c++
<adfas> 在 2025-06-16 上传 | 大小：3.48mb | 下载：0

[VHDL编程] pld_bisai

说明：东南大学pld竞赛获奖代码，比较有价值，vhdl语言编写(Southeast University pld race winning codes, more valuable, vhdl language)
<li> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0

[VHDL编程] DDS

说明：DDS函数信号发生器，这是我在xilinx平台上实现的，可以产生不同频率，不同函数形式的函数信号。如三角波，方波等(DDS function generator, this is my on xilinx platform, can produce the function of different frequency signals. )
<xu> 在 2025-06-16 上传 | 大小：5.85mb | 下载：0