[VHDL编程] Quartus_17.1破解器_Windows_密码12345

说明：quartus 17.1 安装包，我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
<梦里千梦> 在 2025-06-19 上传 | 大小：107kb | 下载：0

[VHDL编程] xapp495(1)

说明：实现HDMI的receiver和transmitter，来源xilinx xapp(Implement HDMI interface 1.0, including receiver and transmitter,from Xilinx xapp)
<likaiyi> 在 2025-06-19 上传 | 大小：47kb | 下载：0

[VHDL编程] Fundamentals of digital logic with verilog

说明：Fundamentals of Digital Logic with Verilog Design
<dohai267> 在 2025-06-19 上传 | 大小：6.71mb | 下载：0

[VHDL编程] rx_module

说明：接收机的顶层模块构建,对需要参考的朋友有一定的帮助(The construction of the top module of the receiver is helpful to friends who need reference.)
<月@夜> 在 2025-06-19 上传 | 大小：1.99mb | 下载：0

[VHDL编程] FPGA

说明：⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)
<孟欢520> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shift&scrambler

说明：shift &scramble codes and it tb
<longtian0524> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[VHDL编程] shifter

说明：基于vivado的Xilinx的FPGA其移位寄存器代码(Xilinx's FPGA shift register code based on vivado)
<hyiming> 在 2025-06-19 上传 | 大小：432kb | 下载：0

[VHDL编程] VerilogUart_Modelsim

说明：使用Verilog编写的UART ，用Modelsim仿真工程。(use Verilog Write UART Program, Modelsim simmulate the project)
<myBuf> 在 2025-06-19 上传 | 大小：46kb | 下载：0

[VHDL编程] elevator

说明：八层电梯，有密码开关，警报开关，quartusⅡ综合，cycloneⅤ的板子(There are password switches, alarm switches, and eight layers of elevator display, Quartus II synthesis, cyclone V board.)
<满树榆钱儿> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] Xilinx_Spartan6 _uart

说明：Xilinx Spartan6 FPGA uart test
<570653500@qq.com> 在 2021-05-02 上传 | 大小：1.24mb | 下载：0

[VHDL编程] adc test

说明：This is a zynq 7020 fpga adc test.
<ravisaini> 在 2023-06-09 上传 | 大小：4.37kb | 下载：0

[VHDL编程] adc

说明：fpga adc test program.
<ravisaini> 在 2023-06-09 上传 | 大小：5.21kb | 下载：0