[VHDL编程] dac0832_VHDL

说明：用Verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vhdl源程序。-Prepared by using Verilog HDL source code 0832, 0832 to achieve the realization of D/A conversion. Also can be easily converted to VHDL source code.
<楼夏岚> 在 2025-06-18 上传 | 大小：57kb | 下载：0

[VHDL编程] UART_send

说明：Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功 ，和大家一起分享！^_^-Verilog HDL send serial procedures, ACTEL Fusion FPGA in the success of the experiment, and share with everyone! ^ _ ^
<whq> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_rec

说明：verilog 串口接收程序，在ACTEL Fusion FPGA上实验成功 和大家一起分享！^_^-Verilog serial receive process, ACTEL Fusion FPGA in the experimental success and share with everyone! ^ _ ^
<whq> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] scorce

说明：FPGA驱动1602LCD程序，在实验板上实验成功，和大家分享！^_^-FPGA-driven 1602LCD procedures, the success of the experiment on-board experiments, and the U.S. to share! ^ _ ^
<whq> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] seethefunctiondescribe

说明：FPGA中双向端口IO的研究.pdf。 和大家分享！^_^-FPGA in the study of bi-directional IO port. Pdf. And everyone to share! ^ _ ^
<whq> 在 2025-06-18 上传 | 大小：113kb | 下载：0

[VHDL编程] chengxu

说明：信号测量 实时显示 延时2秒 键盘扫描-Signal measurement in real-time display the keyboard scanning delay 2 seconds
<丁涛> 在 2025-06-18 上传 | 大小：25kb | 下载：0

[VHDL编程] UP3_CLOCK

说明：在UP3开发板上已经验证过的VHDL代码。 精确到十分之一秒，具有闹钟，整点报时， 时间可重新设置等功能，在LCD1602上显示。 绝对推荐，比网上其他类似代码功能要全而且经过验证。-In the UP3 development board has been verified VHDL code. Accurate to one-tenth of seconds, with the alarm clock, the whole point timekeeping, time and
<kehan> 在 2025-06-18 上传 | 大小：711kb | 下载：0

[VHDL编程] sine

说明：chdl 64位计数器，利用mif格式文件产生正弦波。可以在fpga模拟正弦波-chdl 64 bit counter, using sine wave generated mif format. Sine wave can be simulated in FPGA
<yyqdian> 在 2025-06-18 上传 | 大小：262kb | 下载：0

[VHDL编程] sxh

说明：一个初步的数字锁相环程序，没有测试文件，应该可以运行。-DPLL an initial procedure, there is no test file should be able to run.
<安刚> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] eda-vhdl-traficlightctrl

说明：用VHDL语言描述和实现的一个交通灯控制器，该交通灯系统为一个十字路*通管理信号灯，用于主干道与乡间公路的交叉路口，要求是优先保证主干道的畅通，因此平时处于“主干道绿灯，乡间道红灯”状态，只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯，乡间道绿灯”，一旦乡间公路无车辆通过路口，交通灯又回到“主绿，乡红”的状态。此外，主干道每次通行的时间不得短于1分钟，乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄，乡红”和“主红，乡黄”状态，持续时间都为4秒。
<黄然> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzhen

说明：基于FPGA的8*8点阵控制，是实现字符显示-FPGA-based on 8* 8 dot matrix control, is to achieve characters display
<allen> 在 2025-06-18 上传 | 大小：655kb | 下载：0

[VHDL编程] asdd

说明：论文基于FPGA的高速实时FFT处理器设计，给出了详细的设计流程！-Thesis of high-speed FPGA-based real-time FFT processor design, detailed design gives the flow!
<邓振淼> 在 2025-06-18 上传 | 大小：154kb | 下载：0