[VHDL编程] lesson1

说明：这是一个关于流水灯的小程序，用C语音写的(This is a small program about running water lights, written in C voice)
<Ines.J > 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] CSA.tar

说明：A Carry Select Adder.
<ax3ghazy > 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] RCA.tar

说明：A ripple carry adder.
<ax3ghazy > 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] wb_handler-1.0.1.tar

说明：wishbone ctrl for fgpa - wb handler
<tekker > 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] 二进制码转化为ＢＣＤ码源程序

说明：二进制码转化为ＢＣＤ码源程序,VHDL在FPGA验证(Conversion of binary code into BCD code source program)
<zhanglei123456> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] verilog-stopwatch-master

说明：verilog stop watch code for end user
<nira> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] uart

说明：uart串口FPGA实现示例 example(uart serial interface example)
<davidren> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] pipelines

说明：将组合逻辑系统地分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。 将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts. A large operation is decomp
<小李子公公> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] 3-8译码器VHDL描述

说明：在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4；利用XIlinX编程，使用VHDL语言来描述组合逻辑器件3-8译码器(In the FPGA:Spartan-3E development board series, XC3S500E, FGT320, -4 package: speed; the use of XIlinX programming, using VHDL language to describe the combination
<lixilin> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] 分频器

说明：一个简单的数字分频器，用于eda实验，电子技术综合实验(Digital frequency divider)
<左城梦> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] 计数器

说明：一个简单的计数器，用于eda实验，电子技术综合实验(A simple Digital counter)
<左城梦> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] dsm3b

说明：3bDSM for PLL，which can achieve fractional divider ratio(3bDSM for PLL which can achieve fractional divider ratio)
<alan114> 在 2025-06-18 上传 | 大小：10kb | 下载：1