[VHDL编程] add_overflow

说明：一个带overflow功能的加法器的实现，采用Matlab+Simulink-A band adder overflow function realization using Matlab+ Simulink
<QU YIFAN> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] add_rounding

说明：一个基于Matlab+Simulink的带Rounding功能的加法器实现-Based on Matlab+ Simulink with Rounding adder functions realize
<QU YIFAN> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] SDR_SDRAM_controler_verilog

说明：可以用的通用SDRAM控制器,可以用在FPGA上,是SDR类型的-Can use the generic SDRAM controller can be used in the FPGA, the SDR is the type of
<郑宏超> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] miniuart

说明：This is a uart source written by VHDL .widely used and compatible with Whibone.-err
<FLY> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] RiscCpu

说明：4位RISC指令CPU源码,需要的朋友可以看看!-4 RISC instructions CPU source, can look at the Friend in need!
<陈谦> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] RS(31-19-6)

说明：reed-solomon译码器。共有7个文件，分别为译码器的7个模块。-reed-solomon decoder. A total of seven papers, respectively, the decoder module 7.
<liwei> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDL

说明：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。 -Realize four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency, magnitude controllable output (square wave A, is also a contr
<zhanyi> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] scaler

说明：VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。-VHDL descr iption of a simple image to narrow the module, will be PAL system of 720 × 576 image reduced to 512 × 410, using the recent Pro-domain method, 13.5MHz clock can handle
<wgy> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] stbc.tar

说明：stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program
<blizzard> 在 2025-06-17 上传 | 大小：9kb | 下载：1

[VHDL编程] traffic

说明： max_plus开发的 有max_plus就可以直接运行的交通灯制作 用vhdl语言编写的-max_plus development of max_plus can direct the operation of traffic lights produced by VHDL language
<chen jin can> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] miniUART

说明：自适应波特率的通用异步串行接口电路（ＵＡＲＴ）的ＶＨＤＬ源码，在ＡＬＴＥＲＡ上运行成功-Adaptive baud rate of the universal asynchronous serial interface circuit (UART) the VHDL source code, to run successfully in ALTERA
<甘甜> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] count_binary_0

说明：二进制计数器的硬件代码，可在ISE或quartus下完成调试-Binary counter hardware code, available at ISE or Quartus to complete debugging
<> 在 2025-06-17 上传 | 大小：9kb | 下载：0