[VHDL编程] examples

说明：
<111111> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDL

说明：有人用FPGA控制过液晶屏吗（vhdl)-err
<zyc> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] sin

说明：产生150+90hz波形，需接12位ad，每周期采4096个点-Have a 150+ 90hz waveforms, to be received 12 ad, per cycle Mining 4096 points
<侯浩> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] gpio

说明：这是一个通用可编程接口的Verilog代码，可以设置触发条件，设置为电平方式、边沿方式。可以屏蔽不用的口。-This is a general programmable interface Verilog code, you can set a trigger condition is set to level the way the edge of the way. Can not shield the mouth.
<kristing> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] ZBT_SRAM

说明：ZBT（高速同步）SRAM控制器参考设计VHDL代码-ZBT (high-speed sync) SRAM controller reference design VHDL code
<李锐> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] LDPC_Encoder_Verilog

说明：Verilog语言编写的LDPC编码程序-Verilog languages LDPC coding procedures
<陈楚龙> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] mancheester_v

说明：用Verilog HDL实现的曼彻斯特编码器和解码器。-Using Verilog HDL realize the Manchester encoder and decoder.
<wangyunshann> 在 2025-06-17 上传 | 大小：9kb | 下载：1

[VHDL编程] digital_verilog

说明：digital phase_division Verilog
<展望> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] fifo_VHDL

说明：FIFO的源代码，详细描述FIFO的工作原理和过程，用VHDL编写。-FIFO of the source code, a detailed descr iption of the work of FIFO principle and process of preparation with VHDL.
<胡志敏> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDL

说明：基于EMP 7128的数字式相位测量仪相位测量仪-EMP 7128-based digital phase-measuring instrument measuring instrument phase
<YAGIC> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] multiplier

说明：8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分
<chenyi> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] BasicRSA

说明：RSA加密算法的VHDL实现，通过实际FPGA验证。-RSA encryption algorithm of VHDL realize, through actual FPGA verification.
<张开文> 在 2025-06-17 上传 | 大小：9kb | 下载：0