[VHDL编程] 8899

说明：最高优先级编码器，是特别好的东西，好不容易才弄到的．-highest priority encoder, is especially good things, the result of the hard-won.
<成桥> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] 0827

说明：这是一个实现用VHDL实现拨号报警的程序-This a realization of using VHDL ALARM procedures! !
<骷髅> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] CPLD_CODE1

说明： ju继续上载CPLD的黄金参考源代码，希望对电子爱好者有所帮助-ju continue on the CPLD gold reference source, and I hope to help e-lovers
<求知> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] man_Verilog

说明：曼彻斯特编解码，是Verilog语言代码，不多介绍了，用途非常广泛了-Manchester encoding and decoding is the Verilog language code, introduced a few, a very extensive use
<刘超> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] samll

说明：这是一组Verilog的代码小程序，适合新手练习使用．-This is a group of small Verilog code procedures for the use of novice practitioners.
<藏瑞> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] mouse_control

说明：1、 用FPGA实现PS/2鼠标接口。 2、 鼠标左键按下时十字形鼠标图象的中间方块改变颜色，右按下时箭头改变颜色。 3、 Reset按键：总复位。 -one with FPGA PS/2 mouse interface. 2, the left mouse button pressed cruciform images in the middle mouse to change the color box, press the right arrow at the change i
<lee> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] 1_061115131201

说明：数字边沿鉴相器 verilog源程序 -figures for 2500 phase-2500 verilog source digital phase detector verilog source
<mingming> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] mnxhjc

说明：本实验用DA转换＋比较器的方法对外界模拟信号进行检测，同时这种联合装置加上CPLD可以代替低频AD转换器的功能。-this experiment+ DA conversion method of comparison to the outside world analog signal detection, while such joint CPLD devices can be replaced with low-frequency AD converter functions.
<cheng> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] cordic_1-0

说明：Cordic算法的另一种C++实现，只是一个样本，可以用TubroC，等来查看-Cordic algorithms to achieve another C is a sample that can be used TubroC, etc. to see
<郝晋> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] RiscCpu

说明：用verilog编写的risc mcu -verilog prepared with the risc mcu
<谢迪> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] VERILOGBLOCK

说明：在blocking 模块中按如下写法，仿真与综合的结果会有什么样的变化？作出仿真 波形，分析综合结果。 -in blocking module by the following wording, simulation and synthesis of the results will be what kind of changes? Make simulation waveform analysis and comprehensive results.
<周正华> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] Verilog-code-for-multiplier

说明：VERILOG CODE FOR 16 BIT MULTIPLIER USING MODIFIED BOOTH ALGORITHM
<gsp> 在 2025-06-17 上传 | 大小：9kb | 下载：0